Pat
J-GLOBAL ID:200903021444016550
半導体発光素子およびその製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
山本 秀策
Gazette classification:公開公報
Application number (International application number):1995037377
Publication number (International publication number):1996236811
Application date: Feb. 24, 1995
Publication date: Sep. 13, 1996
Summary:
【要約】【目的】 活性層に注入される電流を、活性層の、素子表面の電極直下の部分の外側に広く拡散させて、光取出し効率を向上し、しかも活性層上方の一部に電流ブロック領域を有する素子構造を、1回の結晶成長工程により形成可能とする。【構成】 活性層3を含む積層構造110上に、電流をブロックする電流ブロック領域5aと、電流を通過させる電流通過領域5bとからなる電流経路調整層5を設け、該電流経路調整層5の上側に、その電流ブロック領域5aに対向するようn型電極102を配置するとともに、p型GaAs基板1を、その表面に複数の溝1a1が形成された溝形成部分1aを有し、該溝1a1の斜面の面方位及び該基板表面の平坦部分1bの面方位が、該基板上に成長されるドーパントZn及びSeを含む電流経路調整層5の導電性を支配する構造とした。
Claim (excerpt):
p型化合物半導体基板と、該基板の表面側にp型下クラッド層,活性層及びn型上クラッド層を順次積層してなる、ダブルヘテロ接合部を有する積層構造と、該積層構造上に形成され、電流をブロックする電流ブロック領域と、電流を通過させる電流通過領域とからなる、導電型が異なる第1及び第2のドーパントを含む電流経路調整層と、該電流経路調整層の上側に、その電流ブロック領域に対向するよう形成されたn型電極と、該p型化合物半導体基板の裏面側に形成されたp型電極とを備え、該p型化合物半導体基板は、その表面に1つあるいは複数の溝が形成された溝形成部分を有し、該溝の斜面の面方位及び該基板表面の平坦部分の面方位が、該基板上に成長される所定のドーパントを含む半導体領域の導電性を支配するものであり、該電流経路調整層の電流ブロック領域は、該溝の斜面の面方位により第1のドーパントによる導電性を持つよう形成された領域であり、該電流経路調整層の電流通過領域は、該基板の平坦部分の面方位により第2のドーパントによる導電性を持つよう形成された領域である半導体発光素子。
Patent cited by the Patent:
Cited by examiner (4)
-
発光ダイオード
Gazette classification:公開公報
Application number:特願平6-050170
Applicant:松下電子工業株式会社
-
半導体発光素子
Gazette classification:公開公報
Application number:特願平4-247793
Applicant:株式会社東芝
-
可視光半導体レーザ及びその製造方法
Gazette classification:公開公報
Application number:特願平4-335003
Applicant:三洋電機株式会社
Return to Previous Page