Pat

J-GLOBAL ID：200903022327811273

半導体装置の製造方法

Inventor： 菊池 秀明 ,  小室 玄一 ,  遠藤 光広 ,  平井 直樹
Applicant, Patent owner： 富士通株式会社 ,  株式会社アルバック
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：2002054439
Publication number (International publication number)：2003258203
Application date： Feb. 28, 2002
Publication date： Sep. 12, 2003
Summary：

【要約】【課題】強誘電体又は高誘電体を用いるキャパシタを構成する電極材料膜のエッチング工程を有する半導体装置の製造方法に関し、キャパシタの側面にフェンスを形成させずにその側面を下地絶縁膜に対して垂直に近い形状にエッチングすること。【解決手段】半導体基板1の上方に形成されるキャパシタQの電極15aとなる導電膜15のエッチングは、臭素を含む雰囲気内で行われ且つ半導体基板1の加熱温度を300°C〜600°Cの範囲に設定されるか、又は、少なくも導電膜15のエッチングは、臭化水素と酸素のみを外部から供給した雰囲気内で行われることを含む。

Claim (excerpt)：

半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に貴金属又はその酸化物からなる導電膜を形成する工程と、前記半導体基板を加熱しながら、臭素を含む雰囲気で前記導電膜をエッチングする工程とを含むことを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 27/105 ,  H01L 21/3065 ,  H01L 21/8242 ,  H01L 27/108

FI (3)：

H01L 27/10 444 B ,  H01L 21/302 F ,  H01L 27/10 621 Z

F-Term (29)：

5F004AA08 ,  5F004BA04 ,  5F004BB18 ,  5F004BB22 ,  5F004BC05 ,  5F004DA00 ,  5F004DA26 ,  5F004DB08 ,  5F004EB02 ,  5F004FA01 ,  5F083AD21 ,  5F083FR02 ,  5F083JA14 ,  5F083JA15 ,  5F083JA17 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083MA06 ,  5F083MA17 ,  5F083NA01 ,  5F083NA08 ,  5F083PR03 ,  5F083PR33 ,  5F083PR34 ,  5F083PR39 ,  5F083PR40 ,  5F083PR46

Patent cited by the Patent：

Cited by examiner (5)

• プラズマエッチング法
  Gazette classification：公開公報   Application number：特願平10-332712   Applicant：ソニー株式会社
• 半導体装置の白金膜蝕刻方法
  Gazette classification：公開公報   Application number：特願平10-023493   Applicant：三星電子株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平9-002835   Applicant：松下電子工業株式会社
• 誘電体薄膜素子の製造方法
  Gazette classification：公開公報   Application number：特願平10-159756   Applicant：シャープ株式会社
• 半導体メモリの製造方法
  Gazette classification：公開公報   Application number：特願平9-049526   Applicant：日本電気株式会社