Pat
J-GLOBAL ID:200903040399981333
半導体メモリの製造方法
Inventor:
,
,
,
Applicant, Patent owner:
Agent (1):
▲柳▼川 信
Gazette classification:公開公報
Application number (International application number):1997049526
Publication number (International publication number):1998247724
Application date: Mar. 05, 1997
Publication date: Sep. 14, 1998
Summary:
【要約】【課題】 高い誘電率の誘電体層による容量が形成された後の全てのエッチング工程で発生する誘電体層の劣化の防止または誘電体層の劣化回復の容易化を図る半導体メモリの製造方法を提供する。【解決手段】 (a)でSiO2 層1とPt/Ti層2と強誘電体層3と上部電極層4とを順次積層して半導体素子を形成し、(b)でレジスト層5を上部電極層4上に選択的に形成する。(c)及び(d)でCl2 とArとの混合ガスを用いたECRプラズマエッチングによって上部電極層4をエッチングし、(e)で強誘電体層3を別組成のCl2 とArとの混合ガスでエッチングして(f)のように上部電極層4及び強誘電体層3のレジスト層5が形成された部分のみを残す。(g)でレジスト層5を除去し、(h)で酸素中において600°Cで30min程度の熱処理を行う。
Claim (excerpt):
高い誘電率の誘電体層を含んで容量が形成される半導体メモリの製造方法であって、反応性イオンエッチングにより前記容量を形成した後の各層のエッチングを行う工程と、前記容量のエッチングを行った後に熱処理を行う工程とを有することを特徴とする半導体メモリの製造方法。
IPC (9):
H01L 27/108
, H01L 21/8242
, H01L 21/3065
, H01L 27/04
, H01L 21/822
, H01L 27/10 451
, H01L 21/8247
, H01L 29/788
, H01L 29/792
FI (5):
H01L 27/10 651
, H01L 27/10 451
, H01L 21/302 N
, H01L 27/04 C
, H01L 29/78 371
Patent cited by the Patent:
Cited by examiner (8)
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平7-016829
Applicant:松下電子工業株式会社
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願平6-144273
Applicant:日本電気株式会社
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平4-083736
Applicant:日本電信電話株式会社
-
半導体装置
Gazette classification:公開公報
Application number:特願平3-245859
Applicant:セイコーエプソン株式会社
-
特開昭64-015932
-
配線形成方法
Gazette classification:公開公報
Application number:特願平4-329103
Applicant:株式会社日立製作所, 株式会社日立マイコンシステム
-
特開平2-208978
-
半導体メモリセル及びその作製方法
Gazette classification:公開公報
Application number:特願平7-091587
Applicant:ソニー株式会社
Show all
Return to Previous Page