薄膜トランジスタアレイ基板の製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (3)：前田弘 , 小山廣毅 , 竹内祐二
Gazette classification：公開公報
Application number (International application number)：2004112883
Publication number (International publication number)：2005302808
Application date： Apr. 07, 2004
Publication date： Oct. 27, 2005
Summary：

【課題】フォトリソグラフィ工程の回数を従来の製造方法よりも減らして、TFTアレイ基板の製造工程の短縮及び製造コストの低減を可能にする。【解決手段】第1工程において、ゲート電極2cを形成する。第2工程において、その上に、ゲート絶縁膜3、半導体膜4、透明導電膜5を含む導電膜を積層して、その積層体の上にレジスト層を形成した後に、そのレジスト層に対し、所定位置で導電膜を露出させる第1開口部7cと、ゲート電極2cの上方位置で所定厚さの底部を有する第2開口部7dと、をそれぞれ形成してレジストパターンを形成する。そして、第1開口部7cから露出している導電膜及びその下方の半導体膜をエッチングして、第2開口部7dの底部を除去して導電膜を露出させ、その導電膜をエッチングして、TFT8を形成する。第3工程において、保護層8及び画素電極5aを形成する。【選択図】図2

Claim (excerpt)：

基板に設けられた複数の画素と、該各画素毎に配置され、ゲート電極、ソース電極、ドレイン電極、及び上記ゲート電極に対応してチャネル部が形成された半導体膜を有する複数の薄膜トランジスタと、上記ソース電極に接続されたソース線と、上記ドレイン電極に接続された画素電極とを備えた薄膜トランジスタアレイ基板の製造方法であって、上記基板上に上記ゲート電極をフォトリソグラフィ法によりパターン形成する第1工程と、上記ゲート電極が形成された基板に対し、ゲート絶縁膜、上記半導体膜、及び該半導体膜を覆うように設けられた透明導電膜を含む導電膜をこの順に積層して積層体を形成し、該積層体に対してフォトリソグラフィ法により上記薄膜トランジスタをパターン形成する第2工程と、フォトリソグラフィ法によって、上記薄膜トランジスタを覆う保護層を形成すると共に、上記透明導電膜の一部を露出させて上記画素電極を形成する第3工程とを備え、上記第2工程は、上記積層体を覆うレジスト層を形成した後に、該レジスト層に対し、上記積層体の領域であって上記チャネル部、ソース線、ソース電極及びドレイン電極となる部分以外の領域の上方位置に上記導電膜を露出させる第1開口部と、上記チャネル部となる積層体の領域の上方位置に所定厚さの底部を有する第2開口部とをそれぞれ形成するレジストパターン形成工程と、上記第1開口部から露出している上記導電膜と、該導電膜の下方の半導体膜とをエッチングする第1エッチング工程と、上記第2開口部の底部を除去して露出させた導電膜をエッチングする第2エッチング工程とを備えていることを特徴とする薄膜トランジスタアレイ基板の製造方法。

IPC (8)：

H01L29/786 , G02F1/1335 , G02F1/1368 , H01L21/28 , H01L21/3205 , H01L21/336 , H01L29/423 , H01L29/49

FI (11)：

H01L29/78 619B , G02F1/1335 520 , G02F1/1368 , H01L21/28 301R , H01L29/78 612D , H01L29/78 619A , H01L29/78 617L , H01L29/78 616U , H01L29/78 618B , H01L29/58 G , H01L21/88 R

F-Term (112)：

2H091FA14Y , 2H091FA34Y , 2H091FC26 , 2H091GA01 , 2H091GA02 , 2H091GA03 , 2H091GA07 , 2H091GA13 , 2H091GA16 , 2H091LA12 , 2H091LA30 , 2H092GA40 , 2H092JA24 , 2H092JA25 , 2H092JA34 , 2H092JA37 , 2H092JA41 , 2H092JB22 , 2H092JB31 , 2H092JB51 , 2H092JB56 , 2H092MA05 , 2H092MA13 , 2H092MA14 , 2H092MA15 , 2H092MA17 , 2H092NA25 , 2H092NA27 , 2H092PA01 , 2H092PA12 , 4M104AA09 , 4M104BB02 , 4M104BB13 , 4M104BB14 , 4M104BB16 , 4M104BB36 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104HH03 , 4M104HH16 , 5F033HH08 , 5F033HH09 , 5F033HH17 , 5F033HH18 , 5F033HH20 , 5F033HH33 , 5F033HH38 , 5F033MM05 , 5F033MM08 , 5F033PP15 , 5F033QQ08 , 5F033QQ10 , 5F033QQ19 , 5F033VV06 , 5F033VV15 , 5F033XX10 , 5F033XX16 , 5F033XX18 , 5F033XX20 , 5F033XX33 , 5F110AA06 , 5F110AA16 , 5F110AA21 , 5F110AA26 , 5F110BB01 , 5F110CC07 , 5F110DD02 , 5F110EE01 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE14 , 5F110EE44 , 5F110FF03 , 5F110FF30 , 5F110GG01 , 5F110GG02 , 5F110GG15 , 5F110GG24 , 5F110GG32 , 5F110GG45 , 5F110GG48 , 5F110HK03 , 5F110HK04 , 5F110HK06 , 5F110HK07 , 5F110HK09 , 5F110HK16 , 5F110HK22 , 5F110HK25 , 5F110HK33 , 5F110HK35 , 5F110HL03 , 5F110HL04 , 5F110HL11 , 5F110HL23 , 5F110NN03 , 5F110NN05 , 5F110NN23 , 5F110NN24 , 5F110NN27 , 5F110NN28 , 5F110NN35 , 5F110NN43 , 5F110NN44 , 5F110NN49 , 5F110NN50 , 5F110NN52 , 5F110NN72 , 5F110QQ01 , 5F110QQ11

Patent cited by the Patent：

Cited by applicant (10)

液晶表示装置およびその製造方法
Gazette classification：公開公報 Application number：特願平7-310999 Applicant：京セラ株式会社
表示装置およびその製造方法
Gazette classification：公開公報 Application number：特願2001-395658 Applicant：シャープ株式会社
液晶表示装置用薄膜トランジスタ基板およびその製造方法
Gazette classification：公開公報 Application number：特願平9-000420 Applicant：三星電子株式会社

Show all

Return to Previous Page