Pat
J-GLOBAL ID:200903023987384285

半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 前田 弘 (外7名)
Gazette classification:公開公報
Application number (International application number):2002108757
Publication number (International publication number):2003303966
Application date: Apr. 11, 2002
Publication date: Oct. 24, 2003
Summary:
【要約】【課題】 高耐圧で低抵抗な半導体装置およびその製造方法を提供する。【解決手段】 SiC基板1の第1領域Re1に位置する部分をサンドブラスト法などにより選択的に除去して、第2領域Re2の厚さを400μmとして、凹部である第1領域Re1の厚さを200μmとする。SiC基板1のうち凹の形成された面の裏面上にn-エピタキシャル層3を形成する。n-エピタキシャル層3の一部にイオン注入を行なって、pウェル4およびソース領域5を形成する。そして、SiC基板1およびn-エピタキシャル層3のうち第1領域Re1が動作領域となるように、ゲート絶縁膜6,ゲート電極9,ソース電極8およびドレイン電極7を形成する。これにより、SiC基板1の第1領域Re1では、動作領域の厚さが薄いことから板抵抗の低減が可能となり、第2領域Re2では、機械的強度を保つことが可能となる。
Claim (excerpt):
上面および下面のうち少なくともいずれか1方の面に凹部を有する半導体基板と上記半導体基板の上面上に形成された半導体層とを備え、上記半導体基板および上記半導体層の厚み方向に電流を流すための素子が形成されている半導体装置であって、上記半導体基板のうち上記凹部に位置する領域の少なくとも一部は、上記素子の動作領域であることを特徴とする半導体装置。
IPC (8):
H01L 29/78 652 ,  H01L 29/78 653 ,  H01L 21/28 301 ,  H01L 21/329 ,  H01L 21/336 ,  H01L 29/47 ,  H01L 29/861 ,  H01L 29/872
FI (8):
H01L 29/78 652 T ,  H01L 29/78 653 B ,  H01L 21/28 301 B ,  H01L 29/78 658 G ,  H01L 29/91 B ,  H01L 29/91 D ,  H01L 29/48 D ,  H01L 29/91 F
F-Term (22):
4M104AA03 ,  4M104BB02 ,  4M104BB05 ,  4M104CC01 ,  4M104CC03 ,  4M104CC05 ,  4M104DD08 ,  4M104DD16 ,  4M104DD34 ,  4M104DD64 ,  4M104DD65 ,  4M104DD68 ,  4M104DD78 ,  4M104FF02 ,  4M104FF13 ,  4M104GG02 ,  4M104GG03 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104GG18 ,  4M104HH15
Patent cited by the Patent:
Cited by examiner (8)
Show all

Return to Previous Page