Pat
J-GLOBAL ID:200903024593604030

半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (2): 吉竹 英俊 ,  有田 貴弘
Gazette classification:公開公報
Application number (International application number):2007041564
Publication number (International publication number):2008205323
Application date: Feb. 22, 2007
Publication date: Sep. 04, 2008
Summary:
【課題】オン抵抗を低減できる半導体装置およびその製造方法を提供する。【解決手段】基板1の表面の全面には、エピタキシャル結晶成長層2が配置されている。エピタキシャル結晶成長層2内においては、表面付近の一部の領域に第2導電型領域3が配置されている。第2導電型領域3内においては、表面付近の一部の領域に第1導電型領域4が配置されている。エピタキシャル結晶成長層2において、ゲート電極7が配置されている領域の一部は、表面にバンチングステップが形成されない平滑な第1領域となっており、ゲート電極7が配置されていない領域の全部は、表面にバンチングステップが形成された第2領域となっている。【選択図】図1
Claim (excerpt):
第1導電型不純物を含む炭化珪素からなるエピタキシャル結晶成長層が表面の全面に配置され第1導電型不純物を含む炭化珪素からなる基板を用意する工程と、 前記エピタキシャル結晶成長層内において表面付近の一部の領域に第2導電型不純物注入マスクにより第2導電型不純物を注入することにより第2導電型領域を形成する第2導電型領域形成工程と、 前記第2導電型領域内において表面付近の一部の領域に前記第2導電型不純物注入マスクを含む第1導電型不純物注入マスクにより第1導電型不純物を注入することにより第1導電型領域を形成する第1導電型領域形成工程と、 前記第1乃至第2導電型領域を含む前記エピタキシャル結晶成長層表面の一部の領域を保護膜で保護しつつ熱処理を施すことにより前記第1乃至第2導電型不純物を活性化させる熱処理工程と、 前記一部の領域を含む所定領域上にゲート電極を形成する工程と を備える半導体装置の製造方法。
IPC (6):
H01L 29/12 ,  H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 ,  H01L 29/423 ,  H01L 29/49
FI (7):
H01L29/78 652T ,  H01L29/78 658F ,  H01L29/78 658E ,  H01L29/78 652M ,  H01L21/28 301B ,  H01L29/58 G ,  H01L21/28 301S
F-Term (17):
4M104AA03 ,  4M104BB03 ,  4M104BB21 ,  4M104BB25 ,  4M104CC05 ,  4M104DD02 ,  4M104DD03 ,  4M104DD24 ,  4M104DD79 ,  4M104DD84 ,  4M104EE09 ,  4M104FF06 ,  4M104FF26 ,  4M104FF34 ,  4M104GG09 ,  4M104GG11 ,  4M104HH15
Patent cited by the Patent:
Cited by applicant (2) Cited by examiner (7)
Show all

Return to Previous Page