Pat
J-GLOBAL ID：200903024889870453

極浅い接合の形成方法

Inventor：
カム・リュング・リー

About カム・リュング・リー

, 
ローネン・アンドリュー・ロイ

About ローネン・アンドリュー・ロイ


Applicant, Patent owner：
インターナショナル・ビジネス・マシーンズ・コーポレーション

About インターナショナル・ビジネス・マシーンズ・コーポレーション


Agent (1)： 坂口 博 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001209862
Publication number (International publication number)：2002141504
Application date： Jul. 10, 2001
Publication date： May. 17, 2002
Summary：
【要約】【課題】 ドーパントの過渡的増速拡散を、実質的に排除した、極浅い接合を有するCMOSデバイスを作製する方法を提供する。【解決手段】 CMOSデバイスは、Si含有基板10にドーパントを注入して、ドープト領域12を形成し、前記Si含有基板上に金属層を形成し、前記金属層を加熱して、前記金属層14を金属シリサイド層16に変え、同時に前記ドープト領域を活性化し、前記加熱によって形成された空格子点を、前記工程で形成された格子間原子と結合させて、前記Si含有基板における前記ドーパントの過渡拡散を実質的に排除する。
Claim (excerpt)：
CMOSデバイスの基板に、極浅い接合を作製する方法であって、(a)Si含有基板にドーパントを注入して、ドープト領域を形成する工程と、(b)前記Si含有基板上に金属層を形成する工程と、(c)前記金属層を加熱して、前記金属層を金属シリサイド層に変え、同時に前記ドープト領域を活性化する工程とを含み、前記加熱によって形成された空格子点を、前記工程(a)で形成された格子間原子と結合させて、前記Si含有基板における前記ドーパントの過渡拡散を実質的に排除する、極浅い接合の作製方法。
IPC (5)：
H01L 29/78 ,  H01L 21/265 602 ,  H01L 21/28 301 ,  H01L 21/8238 ,  H01L 27/092
FI (4)：
H01L 21/265 602 B ,  H01L 21/28 301 S ,  H01L 29/78 301 S ,  H01L 27/08 321 E
F-Term (57)：
4M104AA01 ,  4M104AA03 ,  4M104BB19 ,  4M104BB20 ,  4M104BB21 ,  4M104BB24 ,  4M104BB25 ,  4M104BB26 ,  4M104BB28 ,  4M104DD22 ,  4M104DD26 ,  4M104DD34 ,  4M104DD37 ,  4M104DD43 ,  4M104DD51 ,  4M104DD52 ,  4M104DD53 ,  4M104DD64 ,  4M104DD80 ,  4M104DD81 ,  4M104DD84 ,  4M104GG06 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104GG19 ,  4M104HH20 ,  5F048AA01 ,  5F048AC03 ,  5F048BA14 ,  5F048BC01 ,  5F048BC15 ,  5F048BF06 ,  5F140AA00 ,  5F140AA13 ,  5F140AB03 ,  5F140AB07 ,  5F140AB09 ,  5F140AC36 ,  5F140BA01 ,  5F140BA05 ,  5F140BB15 ,  5F140BJ06 ,  5F140BJ08 ,  5F140BK10 ,  5F140BK13 ,  5F140BK14 ,  5F140BK21 ,  5F140BK28 ,  5F140BK29 ,  5F140BK30 ,  5F140BK34 ,  5F140BK39 ,  5F140BK40 ,  5F140CB01 ,  5F140CB04 ,  5F140CE18
Patent cited by the Patent：
Cited by examiner (10)
Show all

Return to Previous Page

TOP

BOTTOM