Pat
J-GLOBAL ID:200903025790457984

故障モード特定方法及び故障診断装置

Inventor:
Applicant, Patent owner:
Agent (6): 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  竹内 祐二 ,  今江 克実 ,  原田 智雄
Gazette classification:公開公報
Application number (International application number):2003278945
Publication number (International publication number):2005043274
Application date: Jul. 24, 2003
Publication date: Feb. 17, 2005
Summary:
【課題】 単一縮退故障以外の故障モードを単一縮退故障と同様の正確さで検出可能な故障診断手法を提供する。【解決手段】 仮定故障パターン生成手段で生成された故障出力パターンと診断対象の出力パターンとの各論理値の相違を検出し、相違している出力の伝達経路に含まれるノードを抽出する。抽出されたノードについて比較パラメータを求め、この比較パラメータから各仮定故障ごとの評価値を算出する。診断対象には、算出された評価値が最も大きい故障が含まれると推定される。この方法によれば、単一縮退故障以外の故障モードについても故障モードの判定及び故障箇所の特定が可能となる。【選択図】 図7
Claim (excerpt):
複数のノードを含む論理回路を有する半導体集積回路の故障モードを、故障診断装置を用いて特定する故障モードの特定方法であって、 上記論理回路が正常である場合の、入力パターンに対する出力パターンを得るステップ(a)と、 LSIテスターを用いて上記論理回路に上記入力パターンを入力し、出力ピンから出力パターンを得ると共に、該出力パターンが上記ステップ(a)で得られた出力パターンと異なる箇所のFAIL時刻、FAILピン、FAIL値をテスターFAIL結果として記録するステップ(b)と、 上記故障診断装置が、上記FAILピンから上記論理回路内の信号伝達経路を遡り、故障伝達経路を抽出するステップ(c)と、 上記複数のノードのうち、上記故障伝達経路上にあるノードについて0縮退故障または1縮退故障を生じた場合の上記入力パターンに対する出力パターンをシミュレーションし、得られた出力パターンが上記ステップ(a)で得られた出力パターンと異なる箇所のFAIL時刻、FAILピン、FAIL値をシミュレーションFAIL結果として記録する ステップ(d)と、 上記テスターFAIL結果と上記シミュレーションFAIL結果とを上記故障診断装置が比較し、上記ステップ(d)でシミュレーションした縮退故障ごとに比較パラメータを算出するステップ(e)と、 上記故障診断装置が、上記比較パラメータを用いて故障モードごとに評価値を算出するステップ(f)と、 上記故障診断装置が、上記評価値の高い順に故障モード及び故障箇所を推定するステップ(g)と、 を含んでいる故障モードの特定方法。
IPC (1):
G01R31/28
FI (1):
G01R31/28 F
F-Term (8):
2G132AA01 ,  2G132AB02 ,  2G132AC10 ,  2G132AE14 ,  2G132AE18 ,  2G132AE23 ,  2G132AL09 ,  2G132AL12
Patent cited by the Patent:
Cited by applicant (1)
  • 故障診断装置
    Gazette classification:公開公報   Application number:特願平5-197324   Applicant:富士通株式会社

Return to Previous Page