Pat
J-GLOBAL ID：200903028724012660

半導体装置の製造方法、半導体装置、及び電子機器

Inventor：
横山 好彦

About 横山 好彦


Applicant, Patent owner：
セイコーエプソン株式会社

About セイコーエプソン株式会社


Agent (3)： 渡邊 隆 ,  志賀 正武 ,  実広 信哉
Gazette classification：公開公報
Application number (International application number)：2003073729
Publication number (International publication number)：2004281880
Application date： Mar. 18, 2003
Publication date： Oct. 07, 2004
Summary：
【課題】半導体チップを封止する樹脂の収縮による半導体チップの撓み及びクラックを防止し、高い充填率で封止樹脂を充填することができ、高信頼性を有する半導体装置を製造することができる半導体装置の製造方法及び半導体装置、並びに当該半導体装置を備える電子機器を提供する。【解決手段】接続電極42が形成されたインターポーザ40上に、積層する半導体チップC1との間隔と同程度の径であり電気的絶縁性を有する支持球46を搭載し、この支持球46が搭載された面上に半導体チップC1を積層する。半導体チップC1上に他の半導体チップを積層する場合も同様に、半導体チップC1と他の半導体チップとの間隔と同程度の径であり電気的絶縁性を有する支持球48を搭載し、この支持球48が搭載された面上に他の半導体チップを積層する。【選択図】 図11
Claim (excerpt)：
周辺部に突起状の第1接続端子が配列形成された薄板状の第1半導体チップと周辺部に突起状の第2接続端子が配列形成された薄板状の第2半導体チップとを積層した構造を有する半導体装置を製造する半導体装置の製造方法において、 前記第1半導体チップの前記第1接続端子が形成された面上に前記第1半導体チップ及び第2半導体チップを支持するための支持部材を配置する配置工程と、 前記第1半導体チップの前記支持部材が配置された面上に、前記第1接続端子と前記第2接続端子との位置を合わせて前記第2半導体チップを積層する積層工程と、 積層した前記第1半導体チップと前記第2半導体チップとの間に封止樹脂を充填する充填工程と を含むことを特徴とする半導体装置の製造方法。
IPC (5)：
H01L25/065 ,  H01L21/56 ,  H01L21/60 ,  H01L25/07 ,  H01L25/18
FI (3)：
H01L25/08 B ,  H01L21/56 R ,  H01L21/60 311S
F-Term (7)：
5F044LL01 ,  5F044LL04 ,  5F044LL17 ,  5F061AA01 ,  5F061BA03 ,  5F061CA04 ,  5F061CB12
Patent cited by the Patent：
Cited by examiner (9)
Show all

Return to Previous Page

TOP

BOTTOM