Pat
J-GLOBAL ID：200903029778138780

抵抗変化メモリ

Inventor：
浅尾 吉昭

About 浅尾 吉昭


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (22)： 鈴江 武彦 ,  蔵田 昌俊 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  勝村 紘 ,  橋本 良郎 ,  風間 鉄也 ,  河井 将次 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓 ,  市原 卓三 ,  山下 元
Gazette classification：公開公報
Application number (International application number)：2008138391
Publication number (International publication number)：2009289822
Application date： May. 27, 2008
Publication date： Dec. 10, 2009
Summary：
【課題】抵抗変化素子のトンネル絶縁膜中に正孔又は電子を捕獲する欠陥を導入することにより、抵抗変化素子の抵抗値を変化させる。【解決手段】抵抗変化メモリは、第1の配線BLと、第2の配線SLと、第1の電極11と第2の電極13と第1及び第2の電極間に設けられたトンネル絶縁膜12とを有し、トンネル絶縁膜中に正孔又は電子を捕獲する欠陥が導入されたトラップ領域20が形成され、第2の電極が第1の配線に接続された抵抗変化素子10aと、電流経路の一端が第1の電極に接続され、電流経路の他端が第2の配線に接続されたトランジスタTraとを具備する。【選択図】 図1
Claim (excerpt)：
第1の配線と、 第2の配線と、 第1の電極と第2の電極と前記第1及び第2の電極間に設けられた第1のトンネル絶縁膜とを有し、前記第1のトンネル絶縁膜中に正孔又は電子を捕獲する欠陥が導入された第1のトラップ領域が形成され、前記第2の電極が前記第1の配線に接続された第1の抵抗変化素子と、 電流経路の一端が前記第1の電極に接続され、前記電流経路の他端が前記第2の配線に接続された第1のトランジスタと を具備することを特徴とする抵抗変化メモリ。
IPC (3)：
H01L 27/10 ,  H01L 45/00 ,  H01L 49/00
FI (3)：
H01L27/10 451 ,  H01L45/00 Z ,  H01L49/00 Z
F-Term (9)：
5F083FZ10 ,  5F083JA02 ,  5F083JA39 ,  5F083KA01 ,  5F083KA05 ,  5F083KA11 ,  5F083MA06 ,  5F083MA19 ,  5F083ZA21
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM