Pat
J-GLOBAL ID:200903030107152328

多層基板及びその製造方法

Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):1998320622
Publication number (International publication number):2000151114
Application date: Nov. 11, 1998
Publication date: May. 30, 2000
Summary:
【要約】【課題】 本発明は、受動素子を内蔵化した多層基板及びその製造方法において、受動素子の高性能化、高精度化を実現することができる多層基板及びその製造方法を提供することを目的とする。【解決手段】 セラミックス多層基板は4つのブロックB1、B2、B3、B4に区分され、ブロックB1はAlNからなる2層の絶縁層が積層され、ブロックB2は高純度アルミナからなる2層の絶縁層が積層されて、その上層の絶縁層上に抵抗素子R1、R2が形成されており、ブロックB3はガラスセラミックからなる1層の絶縁層であり、その絶縁層上にキャパシタC1、C2が形成されており、ブロックB4はジルコニアからなる4層の絶縁層が積層されている。これらブロックB1、B2、B3、B4は各ブロック間に介在する絶縁性接合材11及び導電性接合材12によって機械的及び電気的に接合されている。
Claim (excerpt):
受動素子が内蔵された多層基板であって、前記多層基板が、積層された複数個のブロックに区分され、前記複数個のブロックが、スルーホール及び配線導体を形成した単一層又は複数層の絶縁層からなり、前記受動素子が、前記複数個のブロックのうちの所定のブロックの表層をなす前記絶縁層上に形成され、前記複数個のブロックの互いに隣接するブロックが、絶縁性接合材によって機械的に接合されていると共に、導電性接合材によって電気的に接合されていることを特徴とする多層基板。
IPC (3):
H05K 3/46 ,  H01L 23/12 ,  H01L 23/15
FI (7):
H05K 3/46 Q ,  H05K 3/46 H ,  H05K 3/46 N ,  H05K 3/46 T ,  H01L 23/12 B ,  H01L 23/12 N ,  H01L 23/14 C
F-Term (49):
5E346AA12 ,  5E346AA13 ,  5E346AA14 ,  5E346AA15 ,  5E346AA16 ,  5E346AA38 ,  5E346AA43 ,  5E346AA60 ,  5E346BB02 ,  5E346BB04 ,  5E346BB07 ,  5E346BB20 ,  5E346CC09 ,  5E346CC10 ,  5E346CC16 ,  5E346CC17 ,  5E346CC18 ,  5E346CC19 ,  5E346CC31 ,  5E346CC32 ,  5E346CC35 ,  5E346CC36 ,  5E346CC38 ,  5E346CC39 ,  5E346CC41 ,  5E346CC42 ,  5E346DD01 ,  5E346DD07 ,  5E346DD09 ,  5E346DD13 ,  5E346DD34 ,  5E346EE24 ,  5E346EE28 ,  5E346EE29 ,  5E346EE43 ,  5E346FF18 ,  5E346FF28 ,  5E346FF35 ,  5E346FF36 ,  5E346FF41 ,  5E346FF45 ,  5E346GG06 ,  5E346GG09 ,  5E346GG10 ,  5E346GG28 ,  5E346HH01 ,  5E346HH22 ,  5E346HH23 ,  5E346HH33
Patent cited by the Patent:
Cited by examiner (8)
Show all

Return to Previous Page