Pat
J-GLOBAL ID:200903030495659544
トレンチ素子分離方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
服部 雅紀
Gazette classification:公開公報
Application number (International application number):2001143760
Publication number (International publication number):2002043410
Application date: May. 14, 2001
Publication date: Feb. 08, 2002
Summary:
【要約】【課題】 トレンチの内部に形成される絶縁膜を高密度化させるための工程が省略されるトレンチ素子分離方法を提供する。【解決手段】 半導体基板10をエッチングしてトレンチを形成した後、トレンチの内部に絶縁膜23を充填し、絶縁膜23上に物質層24を形成する。この時、高温で形成される膜を使用して物質層24を形成することによって、物質層24が形成される間、絶縁膜23の高密度化を実施する。物質層24及び絶縁膜23を平坦化エッチングし、エッチングマスクパターン16を除去すると、トレンチ素子分離膜が形成される。したがって、トレンチ素子分離膜を形成する工程で別度の高密度化工程が不要となる。
Claim (excerpt):
半導体基板上に前記半導体基板の所定領域が露出するエッチングマスクパターンを形成する段階と、前記エッチングマスクパターンをエッチングマスクとして使用し、前記半導体基板の露出した部位をエッチングしてトレンチを形成する段階と、前記トレンチが形成された半導体基板の全面に前記トレンチの内部に充填される絶縁膜を形成する段階と、前記絶縁膜の上に500°C以上の温度で形成される物質層を積層する段階と、前記エッチングマスクパターンが露出するように前記物質層及び前記絶縁膜を平坦化エッチングして前記トレンチの内部に素子分離膜パターンを形成する段階と、露出した前記エッチングマスクパターンを除去する段階とを含むことを特徴とするトレンチ素子分離方法。
F-Term (9):
5F032AA35
, 5F032AA45
, 5F032AA47
, 5F032AA70
, 5F032AA77
, 5F032DA02
, 5F032DA24
, 5F032DA28
, 5F032DA78
Patent cited by the Patent:
Cited by examiner (6)
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平10-281574
Applicant:日本電気株式会社
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平10-025718
Applicant:株式会社東芝
-
トレンチ隔離形成方法
Gazette classification:公開公報
Application number:特願平11-126435
Applicant:三星電子株式会社
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平5-041612
Applicant:日本電気株式会社
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平4-184834
Applicant:日本電気株式会社
-
特開平2-114654
Show all
Return to Previous Page