Pat
J-GLOBAL ID:200903030744499994
半導体積層膜、及び半導体積層膜作製用装置
Inventor:
,
Applicant, Patent owner:
Agent (2):
須山 佐一
, 阿相 順一
Gazette classification:公開公報
Application number (International application number):2006189593
Publication number (International publication number):2008021674
Application date: Jul. 10, 2006
Publication date: Jan. 31, 2008
Summary:
【課題】Si単結晶基板上において、表面欠陥密度の少ないSi1-XGeX膜を有する半導体多層膜を提供する。【解決手段】Si単結晶基板と、このSi単結晶基板上に形成されたSi1-XGeX(0<X≦1)膜とを具えた半導体積層膜において、前記Si1-XGeX膜は好ましくはマグネトロンスパッタリング法で形成し、前記Si1-XGeX膜の表面欠陥密度が104/cm2以下となるようにする。【選択図】図1
Claim (excerpt):
Si単結晶基板と、このSi単結晶基板上に形成されたSi1-XGeX(0<X≦1)膜とを具えた半導体積層膜であって、
前記Si1-XGeX膜はスパッタリング法で形成するとともに、前記Si1-XGeX膜の表面欠陥密度が104/cm2以下であることを特徴とする、半導体積層膜。
IPC (4):
H01L 21/203
, H01L 21/205
, H01L 21/20
, C23C 14/06
FI (4):
H01L21/203 S
, H01L21/205
, H01L21/20
, C23C14/06 E
F-Term (41):
4K029AA06
, 4K029AA24
, 4K029BA35
, 4K029BA41
, 4K029BB09
, 4K029BD01
, 4K029CA05
, 4K029DC02
, 4K029DC16
, 4K029DC35
, 4K029DC39
, 4K029EA01
, 4K029EA05
, 4K029EA08
, 4K029FA06
, 5F045AA19
, 5F045AB01
, 5F045AD06
, 5F045AD07
, 5F045AD08
, 5F045AD09
, 5F045AD10
, 5F045AD11
, 5F045AF03
, 5F045BB12
, 5F103AA08
, 5F103DD30
, 5F103HH03
, 5F103LL08
, 5F103LL09
, 5F103RR06
, 5F152LL03
, 5F152LL09
, 5F152LL10
, 5F152LN03
, 5F152LN14
, 5F152LN15
, 5F152NN03
, 5F152NP04
, 5F152NQ03
, 5F152NQ04
Patent cited by the Patent:
Cited by examiner (5)
Show all
Return to Previous Page