Pat

J-GLOBAL ID：200903032418710130

半導体装置およびその製造方法

Clips

Inventor： 黒田 英明
Applicant, Patent owner： ソニー株式会社
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1998135749
Publication number (International publication number)：1999330275
Application date： May. 18, 1998
Publication date： Nov. 30, 1999
Summary：

【要約】【課題】MFSFETあるいはMISFETにおけるゲート絶縁膜として熱処理の影響を受けない高品質な強誘電体膜あるいは高誘電体膜を有する半導体装置およびその製造方法を提供する。【解決手段】チャネル形成領域を有する半導体基板10と、チャネル形成領域と接続するように形成されたソース・ドレイン領域13,15と、半導体基板の上層に形成された絶縁膜23a,24,25と、絶縁膜に形成され、チャネル形成領域を露出する開口部と、開口部の底面および内壁面を被覆して形成されたゲート絶縁膜27aと、開口部内のゲート絶縁膜の上層に形成された導電層34aとを有する構成とし、ソース・ドレイン領域を形成した後にゲート絶縁膜を形成して製造する。

Claim (excerpt)：

チャネル形成領域を有する半導体基板と、前記チャネル形成領域と接続するように形成されたソース・ドレイン領域と、前記半導体基板の上層に形成された絶縁膜と、前記絶縁膜に形成され、前記チャネル形成領域を露出する開口部と、前記開口部の底面および内壁面を被覆して形成されたゲート絶縁膜と、前記開口部内の前記ゲート絶縁膜の上層に形成された導電層とを有する半導体装置。

IPC (5)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/10 451 ,  H01L 29/78

FI (3)：

H01L 29/78 371 ,  H01L 27/10 451 ,  H01L 29/78 301 G