Pat
J-GLOBAL ID：200903032765840222

半導体素子の銅配線形成方法

Inventor：
朴 祥 均

About 朴 祥 均


Applicant, Patent owner：
株式会社ハイニックスセミコンダクター

About 株式会社ハイニックスセミコンダクター


Agent (2)： 中川 周吉 ,  中川 裕幸
Gazette classification：公開公報
Application number (International application number)：2003424483
Publication number (International publication number)：2005033164
Application date： Dec. 22, 2003
Publication date： Feb. 03, 2005
Summary：
【課題】 ダマシンパターン内に形成された銅配線の銅移動を防止して素子の電気的特性を向上させ、隣り合う銅配線相互間の電気的短絡現象を防止するうえ、表面平坦化で後続工程を容易に行うことが可能な半導体素子の銅配線形成方法を提供する。【解決手段】 層間絶縁膜にダマシンパターンが形成された基板を提供する段階と、前記ダマシンパターンを含んだ構造上に銅拡散防止導電膜及び銅層を形成する段階と、化学的機械的研磨工程によって銅配線を形成するが、前記銅配線の表面が前記層間絶縁膜の表面より低くなるようにする段階と、前記銅配線上部を含んだ全体構造上に銅拡散防止絶縁膜を形成する段階とを含む。【選択図】図2
Claim (excerpt)：
層間絶縁膜にダマシンパターンが形成された基板を提供する第1段階と、 前記ダマシンパターンを含んだ構造上に銅拡散防止導電膜及び銅層を形成する第2段階と、 化学的機械的研磨工程によって銅配線を形成するが、前記銅配線の表面が前記層間絶縁膜の表面より低くなるようにする第3段階と、 前記銅配線上部を含んだ全体構造上に銅拡散防止絶縁膜を形成する第4段階とを含む半導体素子の銅配線形成方法。
IPC (4)：
H01L21/3205 ,  H01L21/304 ,  H01L21/312 ,  H01L21/316
FI (5)：
H01L21/88 B ,  H01L21/304 622Q ,  H01L21/304 622X ,  H01L21/312 B ,  H01L21/316 G
F-Term (55)：
5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033MM17 ,  5F033PP06 ,  5F033PP11 ,  5F033PP20 ,  5F033PP27 ,  5F033PP28 ,  5F033PP33 ,  5F033QQ20 ,  5F033QQ25 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ82 ,  5F033QQ85 ,  5F033QQ91 ,  5F033RR01 ,  5F033RR06 ,  5F033RR08 ,  5F033RR09 ,  5F033RR11 ,  5F033RR21 ,  5F033RR22 ,  5F033RR29 ,  5F033SS22 ,  5F033WW03 ,  5F033XX01 ,  5F033XX05 ,  5F033XX24 ,  5F033XX28 ,  5F033XX31 ,  5F058AA10 ,  5F058AC02 ,  5F058AC03 ,  5F058AC10 ,  5F058AD05 ,  5F058AD09 ,  5F058AF04 ,  5F058AG01 ,  5F058AH02 ,  5F058BA05 ,  5F058BC05 ,  5F058BD07 ,  5F058BF46 ,  5F058BH04 ,  5F058BH05 ,  5F058BJ02
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM