Pat
J-GLOBAL ID:200903033436168730

半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 尾身 祐助
Gazette classification:公開公報
Application number (International application number):2000311538
Publication number (International publication number):2002118169
Application date: Oct. 12, 2000
Publication date: Apr. 19, 2002
Summary:
【要約】【課題】 絶縁膜に形成された配線溝およびビアホールに直接銅を主成分とする金属を埋め込んでも銅の拡散を起こさないようにして、配線抵抗および接続抵抗と配線容量の低減を図る。耐エレクトロマイグレーション性の向上。【解決手段】 Cu配線405上に、SiN膜406、BCB(ベンゾシクロブテン)絶縁膜407、SiC膜408、BCB絶縁膜409、SiC膜410、SiO2膜411を堆積し、選択的エッチングによりビアホール413を開口し(d)、配線溝414を開設する(e)。MOCVD法によりCuシード膜415を堆積し、これを電極としてメッキCu膜416を形成する(f)。CMPにより余剰のCu膜を除去して、ビアホールを介してCu配線405に接続されたCu配線417を形成した後、SiC膜418を形成する(g)。
Claim (excerpt):
半導体素子が形成された基板上の有機高分子絶縁膜に形成された配線溝およびビアホールに銅を主成分とする金属配線材を充填して形成された配線および接続プラグを有する半導体装置において、前記有機高分子絶縁膜がプラズマ重合法にて作製されたジビニルシロキサンベンゾシクロブテンあるいはその誘導体を骨格とする有機高分子絶縁膜であり、かつ、少なくとも1層の配線とこれに連なる接続プラグとは前記有機高分子膜に直接接触して形成されていることを特徴とする半導体装置。
IPC (2):
H01L 21/768 ,  H01L 21/312
FI (3):
H01L 21/312 C ,  H01L 21/90 S ,  H01L 21/90 P
F-Term (26):
5F033HH11 ,  5F033JJ01 ,  5F033KK11 ,  5F033MM01 ,  5F033MM02 ,  5F033NN01 ,  5F033PP11 ,  5F033PP27 ,  5F033QQ16 ,  5F033QQ21 ,  5F033QQ23 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73 ,  5F033RR01 ,  5F033RR21 ,  5F033SS03 ,  5F033SS15 ,  5F033TT04 ,  5F033WW02 ,  5F033XX05 ,  5F058AA10 ,  5F058AC03 ,  5F058AC10 ,  5F058AF02 ,  5F058AH02
Patent cited by the Patent:
Cited by examiner (4)
Show all
Article cited by the Patent:
Return to Previous Page