半導体装置およびその製造方法ならびに画像表示装置

Inventor： , ,
Applicant, Patent owner：
Agent (1)：秋田収喜
Gazette classification：公開公報
Application number (International application number)：1997198034
Publication number (International publication number)：1999045999
Application date： Jul. 24, 1997
Publication date： Feb. 16, 1999
Summary：

【要約】【課題】ドレイン端での電界を緩和し、アバランシェ降伏、ホットキャリアの発生を抑制する。オーバラップ容量の低減による高速化。【解決手段】絶縁基板の一面に設けられた半導体層(多結晶シリコン薄膜)上にゲート絶縁膜を介して設けたゲート電極と、前記半導体層に設けたソース・ドレイン領域を有するMIS型電界効果トランジスタを有する半導体装置であって、前記ゲート電極は第1の導電体と前記第1の導電体の側面に設けられたソース側の第2の導電体とドレイン側の第3の導電体で構成され、前記第1・第2・第3の導電体は互いに導通があり、前記ソース・ドレイン領域のうち少なくともドレイン領域は前記ゲート電極から離れる方向に沿って設けられた低濃度不純物領域と高濃度不純物領域で構成され、前記低濃度不純物領域は前記ゲート絶縁膜を介して前記第2・第3の導電体の直下に設けられている。

Claim (excerpt)：

基板の一面に設けられた半導体層上にゲート絶縁膜を介して設けたゲート電極と、前記半導体層に設けたソース・ドレイン領域を有するMIS型電界効果トランジスタを有する半導体装置であって、前記ゲート電極は第1の導電体と前記第1の導電体の側面に設けられたソース側の第2の導電体とドレイン側の第3の導電体で構成され、前記第1・第2・第3の導電体は互いに導通があり、前記ソース・ドレイン領域のうち少なくともドレイン領域は前記ゲート電極から離れる方向に沿って設けられた低濃度不純物領域と高濃度不純物領域で構成され、前記低濃度不純物領域は前記ゲート絶縁膜を介して前記第2・第3の導電体の直下に設けられていることを特徴とする半導体装置。

IPC (3)：

H01L 29/786 , H01L 21/336 , H01L 29/78

FI (6)：

H01L 29/78 616 A , H01L 29/78 301 L , H01L 29/78 616 M , H01L 29/78 617 S , H01L 29/78 617 K , H01L 29/78 617 L

Patent cited by the Patent：

Cited by examiner (6)

MOSトランジスタの製造方法
Gazette classification：公開公報 Application number：特願平3-278913 Applicant：日本電信電話株式会社
特開平4-326524
薄膜半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平4-166020 Applicant：セイコーエプソン株式会社

Show all

Return to Previous Page