Pat
J-GLOBAL ID:200903037643449524

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 高月 亨
Gazette classification:公開公報
Application number (International application number):1994116688
Publication number (International publication number):1995326667
Application date: May. 30, 1994
Publication date: Dec. 12, 1995
Summary:
【要約】【目的】 層間絶縁膜がキャパシタ絶縁膜を兼ね、かつ上下少なくとも2層の配線間の接続孔を形成した構造を備えた半導体装置について、容量が大きく、かつ信頼性の高いキャパシタを有するものを得ることができる製造方法を提供する。【構成】 層間絶縁膜(窒化膜2上に酸化膜3を形成した構造等)がキャパシタ絶縁膜を兼ね、かつ上下少なくとも2層の配線(下層配線1及び第1,第2の上層配線4,6等)間の接続孔を形成した構造を備えたSRAM,DRAM等の半導体装置の製造方法において、上層配線4,6を2度に分けて形成(堆積等による形成)するとともに、1度目の形成では、第1の上層配線4に層間絶縁膜2,3と併せて接続孔を開け、2度目の上層配線の形成は、接続孔の自然酸化膜の除去後にこの形成を行う。
Claim (excerpt):
層間絶縁膜がキャパシタ絶縁膜を兼ね、かつ上下少なくとも2層の配線間の接続孔を形成した構造を備えた半導体装置の製造方法において、上層配線を2度に分けて形成するとともに、1度目の形成では、層間絶縁膜と併せて接続孔を開け、2度目の形成は、接続孔の自然酸化膜の除去後にこの形成を行うことを特徴とする半導体装置の製造方法。
IPC (8):
H01L 21/768 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8242 ,  H01L 27/108 ,  H01L 21/8244 ,  H01L 27/11 ,  H01L 27/105
FI (7):
H01L 21/90 B ,  H01L 21/90 M ,  H01L 27/04 C ,  H01L 27/10 325 C ,  H01L 27/10 325 J ,  H01L 27/10 381 ,  H01L 27/10 441
Patent cited by the Patent:
Cited by examiner (5)
  • 特開昭64-089539
  • 半導体の多層配線方法
    Gazette classification:公開公報   Application number:特願平4-281955   Applicant:富士通株式会社
  • 集積回路装置
    Gazette classification:公開公報   Application number:特願平4-176237   Applicant:ヤマハ株式会社
Show all

Return to Previous Page