Pat
J-GLOBAL ID:200903038893109938
基板製造方法及び該方法によって得られた基板
Inventor:
Applicant, Patent owner:
Agent (2):
佐藤 正年
, 佐藤 年哉
Gazette classification:公表公報
Application number (International application number):2002511385
Publication number (International publication number):2004503942
Application date: Jun. 15, 2001
Publication date: Feb. 05, 2004
Summary:
本発明は、特に光学、電子工学又は光電子工学用の基板を製造する際に第1の材料から成る活性要素(10、16)を第2の材料から成る支持体(2)の表面に接合する操作を行う基板製造方法に関する。本発明の方法は、第2の材料から成る支持体(2)の表面上における第1の材料から成る要素の接合対象部位、又は第1の材料から成る活性要素の表面上における支持体(2)への接合対象部位に非晶質材料(6)を蒸着する工程を更に備え、第2の材料が第1の材料よりも希少ではないことを特徴とする。本発明は更に、特に光学、電子工学又は光電子工学用の基板を製造する際に第1の材料から成る活性要素(10)を第2の材料から成る支持体(2)の表面に接合する操作を行う基板製造方法にも関する。この方法は、活性要素(10)又は支持体(2)が少なくともその表面上の接合対象部位に多結晶材料を含み、接合に先立ち、この多結晶材料を含む表面上に非晶質材料(6)の層を形成することを特徴とする。
Claim (excerpt):
第1の材料から成る活性要素(10、16)を第2の材料を含む支持体(2)の表面に接合する工程を備えた特に光学、電子工学或いは光電子工学用の基板の製造方法において、
第2の材料から成る支持体(2)の表面上における第1の材料から成る要素の接合対象部位、又は第1の材料から成る活性要素の表面上における支持体(2)への接合対象部位に、非晶質材料(6)を形成する工程を更に備えたことと、
第2の材料が第1の材料よりも希少ではないこと、
を特徴とする基板製造方法。
IPC (3):
H01L21/02
, H01L27/12
, H01L31/04
FI (3):
H01L21/02 B
, H01L27/12 B
, H01L31/04 H
F-Term (13):
4K029AA06
, 4K029AA24
, 4K029BA35
, 4K029BB10
, 4K029EA01
, 5F051GA03
, 5F051GA04
, 5F051GA06
, 5F051GA12
, 5F051GA13
, 5F051GA15
, 5F051GA16
, 5F051GA20
Patent cited by the Patent:
Cited by examiner (9)
-
張り合わせ誘電体分離ウェーハの製造方法
Gazette classification:公開公報
Application number:特願平6-340327
Applicant:三菱マテリアルシリコン株式会社, 三菱マテリアル株式会社
-
誘電体分離基板およびその製造方法
Gazette classification:公開公報
Application number:特願平6-053435
Applicant:日本電気株式会社
-
特開平4-361555
-
特開平4-361555
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平4-049933
Applicant:日本電気株式会社
-
SOI基板及びその製造方法
Gazette classification:公開公報
Application number:特願平7-124854
Applicant:三菱マテリアル株式会社, 三菱マテリアルシリコン株式会社
-
SOI基板及びその製造方法
Gazette classification:公開公報
Application number:特願平5-084036
Applicant:信越半導体株式会社
-
特開平4-361555
-
特開平4-361555
Show all
Return to Previous Page