Pat
J-GLOBAL ID:200903040966480456
半導体装置およびその製造方法
Inventor:
,
,
Applicant, Patent owner:
Agent (1):
筒井 大和
Gazette classification:公開公報
Application number (International application number):2007312001
Publication number (International publication number):2009135360
Application date: Dec. 03, 2007
Publication date: Jun. 18, 2009
Summary:
【課題】ドレイン-ソース間耐圧を維持したまま低オン抵抗化が可能となる低耐圧パワーMOSFETのような微細なパワー半導体装置およびその製造方法を提供する。【解決手段】縦形トレンチMOSFETにおいて、下面にドレイン電極111を有するN+形基板101の上面に形成されたN形エピタキシャル層102と、表面からN形エピタキシャル層102内に延在するゲートトレンチと、ゲートトレンチ内に絶縁膜を挟んで位置するゲート電極105と、N形エピタキシャル層102上に形成されたチャネル領域103と、チャネル領域103上に形成されたソース領域104と、ソース領域104上に形成されたソース電極110と、表面からN形エピタキシャル層102内に延在するソーストレンチと、ソーストレンチ内に絶縁膜を挟んで位置するトレンチソース電極108とを備え、ソース電極110がトレンチソース電極108と接触している。【選択図】図1
Claim (excerpt):
下面に裏面電極を有する半導体基板の上面に形成された第1導電形の第1半導体領域と、半導体装置表面から前記第1半導体領域内に延在するゲートトレンチと、前記ゲートトレンチ内に絶縁膜を挟んで位置するゲート電極と、前記ゲートトレンチに隣接し、前記第1半導体領域上に形成された第2導電形の第2半導体領域と、前記ゲートトレンチに隣接し、前記第2半導体領域上に形成された第1導電形の第3半導体領域と、前記第3半導体領域上に形成されたフィールド電極と、前記半導体装置表面から前記第1半導体領域内に延在するフィールドトレンチと、前記フィールドトレンチ内に絶縁膜を挟んで位置するトレンチフィールド電極とを備え、
前記フィールド電極が前記トレンチフィールド電極と接触していることを特徴とする半導体装置。
IPC (2):
FI (3):
H01L29/78 652B
, H01L29/78 653A
, H01L29/78 652P
Patent cited by the Patent:
Cited by applicant (1)
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願2005-003803
Applicant:NECエレクトロニクス株式会社
Cited by examiner (7)
-
トレンチベースのソースおよびゲート電極を有するパワーデバイス
Gazette classification:公開公報
Application number:特願2005-248465
Applicant:インターナショナルレクティフィアーコーポレイション
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平4-191578
Applicant:三菱電機株式会社
-
特開昭59-016379
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平11-260709
Applicant:株式会社東芝
-
縦型MOSFET
Gazette classification:公開公報
Application number:特願平11-161804
Applicant:富士電機株式会社
-
特表平5-506335
-
パワーデバイスとその製造方法
Gazette classification:公表公報
Application number:特願2002-581588
Applicant:シリコン・セミコンダクター・コーポレイション
Show all
Return to Previous Page