Pat
J-GLOBAL ID:200903042979276788
電界効果トランジスタ、及び電界効果トランジスタの作製方法
Inventor:
,
Applicant, Patent owner:
Agent (8):
杉村 興作
, 高見 和明
, 徳永 博
, 藤谷 史朗
, 来間 清志
, 大山 健次郎
, 冨田 和幸
, 阿相 順一
Gazette classification:公開公報
Application number (International application number):2003318658
Publication number (International publication number):2005086102
Application date: Sep. 10, 2003
Publication date: Mar. 31, 2005
Summary:
【課題】良好なピンチオフ特性を有する、高耐圧、高出力動作及び高出力化の新規な電界効果トランジスタ、及びその作製方法を提供する。【解決手段】 絶縁性の基板21上において、GaN緩衝層22、下側AlGaN障壁層23、GaNチャネル層24、上側AlGaN障壁層25、及びGaNキャップ層26を順次に形成する。さらに、GaNキャップ層26上に、オーミック性のソース電極27及びドレイン電極28を形成し、これらの電極間において整流性のゲート電極29を形成し、ダブルへテロ型の電界効果トランジスタ20を作製する。GaN緩衝層22及び下側AlGaN障壁層23間には、Al組成がGaN緩衝層22から下側AlGaN障壁層23に向けて増大するようにして傾斜した、AlGaN組成傾斜層31を設ける。【選択図】図3
Claim (excerpt):
所定の基板と、
前記基板上に形成された緩衝層と、
前記緩衝層上に形成された組成傾斜層と、
前記組成傾斜層上に形成された下側障壁層と、
前記下側障壁層上に形成されたチャネル層と、
前記チャネル層上に形成された上側障壁層と、
前記上側障壁層上に形成されたオーミック性のソース電極及びドレイン電極と、
前記上側障壁層上において、前記ソース電極及び前記ドレイン電極間に設けられた整流性のゲート電極とを具え、
前記組成傾斜層は、少なくとも前記下側障壁層中の一元素を含み、この一元素の組成が前記組成傾斜層の厚さ方向に傾斜し、前記緩衝層及び前記下側障壁層間の伝導帯不連続の生成を抑制したことを特徴とする、電界効果トランジスタ。
IPC (3):
H01L21/338
, H01L29/778
, H01L29/812
FI (1):
F-Term (21):
5F102FA00
, 5F102FA01
, 5F102FA02
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GD10
, 5F102GJ02
, 5F102GJ10
, 5F102GK04
, 5F102GK08
, 5F102GK09
, 5F102GL04
, 5F102GM04
, 5F102GQ03
, 5F102GR07
, 5F102GS01
, 5F102GT01
, 5F102GT03
, 5F102HC01
, 5F102HC07
Patent cited by the Patent:
Cited by examiner (6)
-
特開平3-029330
-
半導体装置
Gazette classification:公開公報
Application number:特願2000-005093
Applicant:松下電器産業株式会社
-
電界効果型トランジスタおよびその製造方法
Gazette classification:公開公報
Application number:特願平9-225077
Applicant:ソニー株式会社
-
電界効果トランジスタ
Gazette classification:公開公報
Application number:特願2001-223872
Applicant:日本電信電話株式会社
-
ヘテロ構造電界効果トランジスタ
Gazette classification:公開公報
Application number:特願2001-225449
Applicant:日本電信電話株式会社
-
特開平3-029330
Show all
Return to Previous Page