Pat
J-GLOBAL ID:200903044821660176
半導体装置の製造方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
菅野 中
Gazette classification:公開公報
Application number (International application number):1998255273
Publication number (International publication number):1999150118
Application date: Sep. 09, 1998
Publication date: Jun. 02, 1999
Summary:
【要約】【課題】 シリコン基板にゲート電極を形成する方法において、重金属汚染によるゲート酸化膜耐圧特性や接合リーク特性の劣化を防止する。【解決手段】 シリコン基板100上にゲート酸化膜101及び非晶質シリコン膜102を形成する。非晶質シリコン膜102にシリコン酸化膜105をマスクとして酸素イオン106をイオン注入する。シリコン基板100に熱処理を施し、酸素注入領域に重金属をゲッタリングさせ、その領域をドライエッチングにより除去する。
Claim (excerpt):
基板上の素子領域に存在する重金属を該素子領域以外にゲッタリングし、重金属がゲッタリングされた領域を除去することを特徴とする半導体装置の製造方法。
IPC (4):
H01L 21/322
, H01L 21/265
, H01L 29/78
, H01L 21/336
FI (3):
H01L 21/322 J
, H01L 21/265 P
, H01L 29/78 301 Y
Patent cited by the Patent:
Cited by examiner (7)
-
薄膜トランジスタの製造方法
Gazette classification:公開公報
Application number:特願平3-297647
Applicant:カシオ計算機株式会社
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平5-349307
Applicant:株式会社東芝
-
特開平1-243549
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平3-234194
Applicant:日本電気株式会社
-
MOSトランジスタの製造方法
Gazette classification:公開公報
Application number:特願平7-162157
Applicant:ソニー株式会社
-
特開昭62-285470
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平3-291687
Applicant:富士通株式会社
Show all
Return to Previous Page