Pat
J-GLOBAL ID:200903045068655764

基板めっき方法及び装置

Inventor:
Applicant, Patent owner:
Agent (1): 渡邉 勇 (外2名)
Gazette classification:公開公報
Application number (International application number):1998239490
Publication number (International publication number):2000058486
Application date: Aug. 11, 1998
Publication date: Feb. 25, 2000
Summary:
【要約】【課題】 簡単な工程で、半導体基板に形成された微細窪みにボイドや汚染の少ないめっき金属を効率良く充填して、配線を形成することができる基板めっき装置及び方法を提供する。【解決手段】 半導体基板Wの配線用窪み42にめっき金属43を充填するための基板めっき装置において、基板上に初期膜41を無電解めっきで形成する無電解めっき槽20と、洗浄槽21と、初期膜を電極として電解めっきを行い窪みを充填する電解めっき槽22とが近接して設置され、各槽の間で基板を移送する移送手段62が設けられている。
Claim (excerpt):
半導体基板の配線用窪みにめっき金属を充填するための基板めっき方法において、基板上に初期膜を形成する無電解めっき工程と、前記初期膜を給電層として電解めっきを行い前記窪みを充填する電解めっき工程とを行うことを特徴とする基板めっき方法。
IPC (2):
H01L 21/288 ,  C23C 18/16
FI (2):
H01L 21/288 E ,  C23C 18/16 B
F-Term (12):
4K022AA05 ,  4K022BA08 ,  4K022CA05 ,  4K022CA06 ,  4K022CA18 ,  4K022CA21 ,  4K022DA01 ,  4K022DB08 ,  4M104BB04 ,  4M104DD52 ,  4M104DD53 ,  4M104HH13
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page