Pat
J-GLOBAL ID：200903046783164464

断熱充電論理によるメモリ回路

Inventor：
中田 俊司

About 中田 俊司


Applicant, Patent owner：
日本電信電話株式会社

About 日本電信電話株式会社


Agent (1)： 長尾 常明
Gazette classification：公開公報
Application number (International application number)：2002123711
Publication number (International publication number)：2003317491
Application date： Apr. 25, 2002
Publication date： Nov. 07, 2003
Summary：
【要約】【課題】 メモリ回路の消費電力を低減する。【解決手段】 ビット線の高インピーダンスと低インピーダンスにより論理の「1」と「0」の区別を表すメモリ回路において、「1」のメモリセルと「0」のメモリセルを対とし、該対のメモリセルの各ビット線を差動型センス回路に接続し、該差動型センス回路の電源電圧に緩やかに上昇・下降する波形のパワークロックを用い、前記各ビット線に現れた高電位電圧と低電位電圧を取り出すようにした。
Claim (excerpt)：
ビット線の高インピーダンスと低インピーダンスにより論理の「1」と「0」の区別を表すメモリ回路において、「1」のメモリセルと「0」のメモリセルを対とし、該対のメモリセルの各ビット線を差動型センス回路に接続し、該差動型センス回路の電源電圧に緩やかに上昇・下降する波形のパワークロックを用い、前記各ビット線に現れた高電位電圧と低電位電圧を取り出すようにしたことを特徴とするメモリ回路。
IPC (4)：
G11C 16/06 ,  G11C 16/04 ,  G11C 17/12 ,  G11C 17/18
FI (5)：
G11C 17/00 634 C ,  G11C 17/00 623 Z ,  G11C 17/00 632 Z ,  G11C 17/00 304 A ,  G11C 17/00 306 B
F-Term (9)：
5B003AA05 ,  5B003AB06 ,  5B003AC08 ,  5B003AD05 ,  5B003AD09 ,  5B025AA01 ,  5B025AC04 ,  5B025AD05 ,  5B025AE06
Patent cited by the Patent：
Cited by examiner (5)
  • センスアンプ回路
    Gazette classification：公開公報   Application number：特願平10-032763   Applicant：沖電気工業株式会社
  • 半導体記憶装置
    Gazette classification：公開公報   Application number：特願平7-202886   Applicant：ヤマハ株式会社
  • 断熱スイッチング・ビット・ラインを有するメモリ
    Gazette classification：公開公報   Application number：特願平8-008030   Applicant：インターナショナル・ビジネス・マシーンズ・コーポレイション
Show all

Return to Previous Page

TOP

BOTTOM