Pat
J-GLOBAL ID:200903047280060919

1つ又は複数のスルーホールを備えた半導体構造

Inventor:
Applicant, Patent owner:
Agent (5): 青木 篤 ,  石田 敬 ,  古賀 哲次 ,  永坂 友康 ,  西山 雅也
Gazette classification:公表公報
Application number (International application number):2003537117
Publication number (International publication number):2005506701
Application date: Oct. 15, 2002
Publication date: Mar. 03, 2005
Summary:
1つ又は複数のスルーホールを備えた半導体構造が開示される。フィードスルー金属被覆プロセスが該スルーホールを密封するのに使用できる。
Claim (excerpt):
表面及び裏面を本質的に反対側に有し、1つ又は複数のスルーホールを備えた半導体構造を提供するための方法であって、 該1つ又は複数のスルーホールの位置に対応する1つ又は複数の裏面領域において、該裏面から該半導体構造をエッチングすること;及び 該1つ又は複数のスルーホールの位置に対応する1つ又は複数の表面領域において、該表面から該半導体構造をエッチングすること を含んで成る、1つ又は複数のスルーホールを備えた半導体構造を提供するための方法。
IPC (4):
H01L23/52 ,  G02B6/122 ,  H01L23/02 ,  H01L23/38
FI (4):
H01L23/52 C ,  H01L23/02 J ,  H01L23/38 ,  G02B6/12 A
F-Term (9):
2H047KA02 ,  2H047KB08 ,  2H047MA07 ,  2H047PA21 ,  2H047PA24 ,  2H047QA05 ,  2H047QA07 ,  5F036AA01 ,  5F036BA33
Patent cited by the Patent:
Cited by examiner (8)
Show all

Return to Previous Page