絶縁ゲート型半導体装置およびその製造方法

Inventor： , , , ,
Applicant, Patent owner：
Agent (1)：芝野正雅
Gazette classification：公開公報
Application number (International application number)：2004013426
Publication number (International publication number)：2005209807
Application date： Jan. 21, 2004
Publication date： Aug. 04, 2005
Summary：

【課題】層間絶縁膜が基板表面から突出していたため、この上に形成するソース電極にステップカバレジが生じ、ワイヤボンド時の応力による層間絶縁膜または基板のクラックや、ソース電極が均一に形成されないための配線抵抗の増大など信頼性に問題があった。【解決手段】層間絶縁膜をトレンチ内に完全に埋め込む。これによりソース電極がゲート電極上部ではほぼ平坦に形成できるためステップカバレジによる不良を防止できる。また、ソース領域、ボディ領域、層間絶縁膜形成の3工程において使用するマスクを1枚とすることにより、マスクの合わせずれの余裕度を小さくでき、線幅規制の限界値よりもさらにシュリンクした設計が可能となる。【選択図】図1

Claim (excerpt)：

ドレイン領域となる一導電型の半導体基板と、前記ドレイン領域表面に設けた逆導電型のチャネル層と、前記チャネル層を貫通して設けたトレンチと、該トレンチの内壁に設けたゲート絶縁膜と、前記トレンチに埋め込まれたゲート電極と、前記トレンチに隣接して設けた一導電型のソース領域と、前記トレンチに埋め込まれ、周辺部より中心付近の膜厚が薄い層間絶縁膜と、前記ゲート電極上をほぼ平坦に覆い、前記ソース領域とコンタクトするソース電極とを具備することを特徴とする絶縁ゲート型半導体装置。

IPC (5)：

H01L29/78 , H01L29/41 , H01L29/417 , H01L29/423 , H01L29/49

FI (7)：

H01L29/78 652M , H01L29/78 652D , H01L29/78 653C , H01L29/78 655A , H01L29/50 M , H01L29/58 G , H01L29/44 L

F-Term (17)：

4M104BB01 , 4M104BB02 , 4M104BB39 , 4M104CC01 , 4M104CC05 , 4M104DD07 , 4M104DD65 , 4M104DD91 , 4M104EE03 , 4M104EE16 , 4M104FF01 , 4M104FF27 , 4M104GG09 , 4M104GG18 , 4M104HH12 , 4M104HH13 , 4M104HH16

Patent cited by the Patent：

Cited by applicant (1)

絶縁ゲート型半導体装置の製造方法
Gazette classification：公開公報 Application number：特願2000-085537 Applicant：三洋電機株式会社

Cited by examiner (5)

半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願2002-106233 Applicant：新電元工業株式会社
トレンチゲート型半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願2001-113895 Applicant：株式会社デンソー
埋め込みゲートを有するMOSゲート装置およびその製造方法
Gazette classification：公開公報 Application number：特願2000-044636 Applicant：インターシルコーポレーション

Show all

Return to Previous Page