半導体装置およびその作製方法

Inventor： , ,
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：1997282565
Publication number (International publication number)：1999112001
Application date： Sep. 30, 1997
Publication date： Apr. 23, 1999
Summary：

【要約】【課題】簡易な製造工程によって、量産性が高く、且つ、信頼性及び再現性の高い半導体装置を提供する。【解決手段】結晶構造を有する半導体層で形成されたボトムゲイト型の半導体装置の構成において、ソース/ドレイン領域を、第1の導電層(n+ 層)、それより高抵抗な第2の導電層(n- 層)及び真性または実質的に真性な半導体層(i層)からなる積層構造で構成する。この時、n- 層はLDD領域として機能し、i層は膜厚方向のオフセット領域として機能する。

Claim (excerpt)：

結晶構造を有する半導体層で構成されたソース領域、ドレイン領域及びチャネル形成領域を構成に含む半導体装置であって、前記ソース領域及びドレイン領域は、ゲイト絶縁膜に向かって少なくとも第1の導電層、当該第1の導電層よりも高抵抗な第2の導電層及び前記チャネル形成領域と同一導電型の半導体層からなる積層構造を有することを特徴とする半導体装置。

IPC (2)：

H01L 29/786 , H01L 21/336

FI (7)：

H01L 29/78 616 U , H01L 29/78 616 V , H01L 29/78 617 A , H01L 29/78 617 K , H01L 29/78 618 F , H01L 29/78 618 C , H01L 29/78 627 G

Patent cited by the Patent：

Cited by examiner (9)

CMOS薄膜半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平7-266684 Applicant：株式会社日立製作所
特開平3-159249
薄膜トランジスタおよびその製造方法
Gazette classification：公開公報 Application number：特願平7-351233 Applicant：カシオ計算機株式会社

Show all

Return to Previous Page