Pat
J-GLOBAL ID：200903049419581750

薄膜トランジスタおよびその製造方法

Inventor：
奥村 展

About 奥村 展


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 尾身 祐助
Gazette classification：公開公報
Application number (International application number)：1994300179
Publication number (International publication number)：1996139334
Application date： Nov. 10, 1994
Publication date： May. 31, 1996
Summary：
【要約】【目的】 ポリシリコン膜の表面を平坦化することにより、しきい値電圧や移動度等の特性のバラツキを抑制する。【構成】 絶縁性基板101上にアモルファスシリコン膜とゲート絶縁膜103を堆積し、ゲート絶縁膜103上からレーザ光を照射してアモルファスシリコン膜を多結晶化してポリシリコン膜102を形成する。このとき、ポリシリコン膜102の表面はその凹凸の高低差の平均が4.5nm程度にに平坦化される。このポリシリコン膜上にゲート電極104を形成し、リンイオンを注入してソース・ドレイン領域となるドーピング領域105を形成する。層間絶縁膜106と金属配線107を形成する。アモルファスシリコン膜堆積後直ちにレーザアニールを行い、形成されたポリシリコン膜に平坦化処理を施すようにしてもよい。
Claim (excerpt)：
絶縁性基板上に形成されたチャネル領域およびソース・ドレイン領域を構成するポリシリコン膜と、該ポリシリコン膜上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極とを有する薄膜トランジスタにおいて、少なくともチャネル領域部の前記ポリシリコン膜と前記ゲート絶縁膜との界面はその凹部と凸部の高度差の平均が7nm以下の平坦性を有していることを特徴とする薄膜トランジスタ。
IPC (4)：
H01L 29/786 ,  H01L 21/336 ,  H01L 21/20 ,  H01L 21/268
FI (2)：
H01L 29/78 627 G ,  H01L 29/78 618 Z
Patent cited by the Patent：
Cited by examiner (8)
Show all

Return to Previous Page

TOP

BOTTOM