浅いトレンチ分離構造を有する半導体デバイス及びその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：志賀正武 (外1名)
Gazette classification：公開公報
Application number (International application number)：2001365202
Publication number (International publication number)：2002222855
Application date： Nov. 29, 2001
Publication date： Aug. 09, 2002
Summary：

【要約】【課題】 P-FETの漏れ電流を減らしながら、DRAM素子の特性を向上させることのできるSTI構造を有する半導体デバイス及びその製造方法を提供する。【解決手段】第1トレンチが形成された第1領域及び第2トレンチが形成された第2領域が限定された半導体基板と、第1トレンチの内側表面に形成された第1側壁酸化膜と、第2トレンチの内側表面に形成され、第1側壁酸化膜よりも薄い第2側壁酸化膜と、第1及び第2側壁酸化膜の表面に各々形成されるストレス緩衝用ライナー、及び第1及び第2トレンチの内部に埋め込まれる絶縁物を含み、第1領域はP-FETの間を分離する領域であり、第2領域はN-FETの間、N-FETとP-FETとの間、N-FETとその他の回路素子との間、P-FETとその他の回路素子との間、及びその他の回路素子の間を分離する領域である。

Claim (excerpt)：

第1トレンチが形成された第1領域及び第2トレンチが形成された第2領域が限定された半導体基板と、前記第1トレンチの内側表面に形成された第1側壁酸化膜と、前記第2トレンチの内側表面に形成され、第1側壁酸化膜よりも薄い第2側壁酸化膜と、前記第1及び第2側壁酸化膜の表面に各々形成されるストレス緩衝用ライナーと、前記第1及び第2トレンチの内部に埋め込まれる絶縁物とを含むことを特徴とするSTI構造を有する半導体デバイス。

IPC (3)：

H01L 21/76 , H01L 21/8242 , H01L 27/108

FI (4)：

H01L 21/76 L , H01L 27/10 681 F , H01L 27/10 601 , H01L 27/10 681 D

F-Term (21)：

5F032AA34 , 5F032AA44 , 5F032AA45 , 5F032AA46 , 5F032BA02 , 5F032BA08 , 5F032CA17 , 5F032CA21 , 5F032DA04 , 5F032DA23 , 5F032DA26 , 5F032DA33 , 5F032DA53 , 5F032DA78 , 5F083AD00 , 5F083GA06 , 5F083JA04 , 5F083JA05 , 5F083NA01 , 5F083PR12 , 5F083ZA03

Patent cited by the Patent：

Cited by examiner (5)

シリコン基板に分離領域を形成する方法および分離領域の構造
Gazette classification：公開公報 Application number：特願平10-008743 Applicant：インターナショナル・ビジネス・マシーンズ・コーポレイション, シーメンス・アクチエンゲゼルシャフト, 株式会社東芝
分離部材を形成する方法
Gazette classification：公開公報 Application number：特願平7-159235 Applicant：インターナショナル・ビジネス・マシーンズ・コーポレイション
特開平2-098958

Show all

Return to Previous Page