Pat

J-GLOBAL ID：200903050548138569

半導体装置

Inventor： 前田 就彦 ,  小林 直樹
Applicant, Patent owner： 日本電信電話株式会社
Agent (1)： 高山 道夫
Gazette classification：公開公報
Application number (International application number)：2004045711
Publication number (International publication number)：2004311961
Application date： Feb. 23, 2004
Publication date： Nov. 04, 2004
Summary：

【課題】 GaN系HFETにおいて、高利得が得られる10nm未満の膜厚のゲート絶縁膜を用いて、安定なドレイン電流と、十分なゲートリーク電流の低減効果とを実現することができる半導体装置を提供する。【解決手段】 窒化物半導体を用いたHFET構造10の表面に設けられたSi3N4膜41Aと、Si3N4膜41Aに形成されたAl2O3膜41Bと、Al2O3膜41Bに形成されたゲート電極42とを備えた。この構造によって、高利得が得られる10nm未満の膜厚のゲート絶縁膜を用いて、安定なドレイン電流と、十分なゲートリーク電流の低減効果とが実現される。この結果、薄層の絶縁ゲート40を用いた高利得・大電流の絶縁ゲートHFETを実現することができる。【選択図】 図1

Claim (excerpt)：

窒化物半導体を用いたHFET構造(10)の表面に設けられたSi3N4膜(41A)と、 前記Si3N4膜(41A)に形成されたAl2O3膜(41B)と、 前記Al2O3膜(41B)に形成されたゲート電極(42)と、 を備えたことを特徴とする半導体装置。

IPC (1)：

H01L29/78

FI (2)：

H01L29/78 301B ,  H01L29/78 301G

F-Term (17)：

5F140AA01 ,  5F140AA05 ,  5F140AA24 ,  5F140AC36 ,  5F140BA02 ,  5F140BA06 ,  5F140BA09 ,  5F140BA16 ,  5F140BB18 ,  5F140BC12 ,  5F140BD01 ,  5F140BD07 ,  5F140BD11 ,  5F140BE09 ,  5F140BE10 ,  5F140BJ01 ,  5F140BJ05

Patent cited by the Patent：

Cited by examiner (5)

• 半導体素子
  Gazette classification：公開公報   Application number：特願平11-056788   Applicant：ソニー株式会社
• ヘテロ構造電界効果トランジスタ
  Gazette classification：公開公報   Application number：特願2001-225449   Applicant：日本電信電話株式会社
• 電界効果型トランジスタおよびその製造方法
  Gazette classification：公開公報   Application number：特願平9-225077   Applicant：ソニー株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願2000-278177   Applicant：シャープ株式会社
• 成膜方法及び成膜装置
  Gazette classification：公開公報   Application number：特願平9-248292   Applicant：株式会社東芝