Pat
J-GLOBAL ID:200903051735878688

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (2): 前田 実 ,  山形 洋一
Gazette classification:公開公報
Application number (International application number):2003157730
Publication number (International publication number):2004363213
Application date: Jun. 03, 2003
Publication date: Dec. 24, 2004
Summary:
【課題】第1の基板上に形成した半導体薄膜を第2の基板に固定した後、第1の基板を剥離する方法において、剥離のためのエッチング液の浸透速度を高くし、エッチング速度の均一性を高める。【解決手段】第2の基板(40)の、少なくとも半導体薄膜(20)貼り付け予定領域(44)外にエッチング液通路(50、54、56、58)を設ける。エッチング液通路は例えば貫通孔(50、56)及び/又は溝(54、58)を含み、これらは半導体薄膜(20)を第2の基板への貼付け前に形成されるのが望ましい。エッチング液(62)はこれらの通路を通って半導体薄膜(20)と第2の基板(40)の間の剥離層(13)に達し、剥離層(13)をエッチング除去する。【選択図】 図8
Claim (excerpt):
第1の基板上に設けた半導体薄膜の上面を第2の基板の第1の面に貼り付け、第1の半導体基板から剥離する工程を含む半導体装置の製造方法において、 前記第2の基板の、前記半導体薄膜貼り付け予定領域外にエッチング液通路を設ける ことを特徴とする半導体装置の製造方法。
IPC (4):
H01L21/306 ,  H01L21/02 ,  H01L21/20 ,  H01L27/12
FI (4):
H01L21/306 N ,  H01L21/02 B ,  H01L21/20 ,  H01L27/12 B
F-Term (6):
5F043AA20 ,  5F043BB07 ,  5F043DD18 ,  5F043GG10 ,  5F052JA07 ,  5F052KA01
Patent cited by the Patent:
Cited by applicant (6)
Show all
Cited by examiner (6)
Show all

Return to Previous Page