Pat
J-GLOBAL ID：200903052161745729
不揮発性半導体記憶装置及びその駆動方法
Inventor：
,
,
,
,
Applicant, Patent owner：
Agent (1)：
前田 弘 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997339548
Publication number (International publication number)：1999177068
Application date： Dec. 10, 1997
Publication date： Jul. 02, 1999
Summary：
【要約】【課題】 浮遊ゲート電極と制御ゲート電極を有する不揮発性半導体記憶装置の高信頼性化、低電圧書き換え、低電圧読み出しを可能にする。【解決手段】 半導体基板1のソース拡散層8とドレイン拡散層9との間に中間拡散層10を介してメモりトランジスタとセレクトトランジスタとを並べて形成する。メモリトランジスタは、トンネル電流を流せる膜厚を有するゲート絶縁膜4と浮遊ゲート電極5と電極間絶縁膜6と制御ゲート電極7により構成され、セレクトトランジスタは、ゲート絶縁膜11と選択ゲート電極13とを有している。浮遊ゲート電極5から電子を除去及び注入する際に、浮遊ゲート電極5下のゲート絶縁膜4の略全面を電子が通過するトンネル電流を用いることにより高信頼性と低電圧書き換えを実現できる。さらに、セレクトトランジスタを備えたことにより、低電圧読み出しを実現できる。
Claim (excerpt)：
半導体基板のウェル領域の上に複数のメモリセルを行列状に配置してなるメモリセルアレイを有する不揮発性半導体記憶装置であって、上記メモリセルは、上記半導体基板のソース拡散層とドレイン拡散層との間に、上記半導体基板の上に形成されトンネル電流の通過が可能な厚みを有する第1のゲート絶縁膜、該第1のゲート絶縁膜の上に形成され電荷の蓄積が可能な浮遊ゲート電極、該浮遊ゲート電極の上に形成された電極間絶縁膜、及び該電極間絶縁膜の上に形成された制御ゲート電極を有するメモリトランジスタと、上記半導体基板の上に形成された第2のゲート絶縁膜及び該第2のゲート絶縁膜の上に形成された選択ゲート電極を有し、上記メモリトランジスタとは離間して配置されたセレクトトランジスタと、上記メモリトランジスタとセレクトトランジスタとの間に位置する半導体基板内の領域に形成された中間拡散層とを設けて構成され、上記浮遊ゲート電極から電子を除去する際と上記浮遊ゲート電極に電子を注入する際には、上記メモリトランジスタの第1のゲート絶縁膜の略全面を電子が通過するトンネル電流を用いることが可能に構成されていることを特徴とする不揮発性半導体記憶装置。
IPC (5)：
H01L 27/115
, G11C 16/04
, H01L 21/8247
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, G11C 17/00 621 A
, G11C 17/00 623 A
, H01L 29/78 371
Cited by examiner (7)
-
NOR型フラッシュメモリ
Gazette classification：公開公報
Application number：特願平5-143069
Applicant：ソニー株式会社
-
不揮発性半導体メモリ装置およびその読み出し/書き込み方法
Gazette classification：公開公報
Application number：特願平6-256662
Applicant：ソニー株式会社
-
半導体記憶装置
Gazette classification：公開公報
Application number：特願平4-156889
Applicant：富士通株式会社
Show all
Return to Previous Page
