Pat
J-GLOBAL ID:200903055222825894

積層型半導体装置

Inventor:
Applicant, Patent owner:
Agent (2): 河野 登夫 ,  河野 英仁
Gazette classification:公開公報
Application number (International application number):2002197977
Publication number (International publication number):2004006564
Application date: Jul. 05, 2002
Publication date: Jan. 08, 2004
Summary:
【課題】第1半導体素子が発生する熱から、第1半導体素子に積層されている第2半導体素子を保護する。【解決手段】基板11に熱伝導性接着剤19で実装してあるDSPチップ12の上面に、シート状の断熱性合成接着剤からなるスペーサ15を貼り付け、このスペーサ15を介してCCDチップ13を積層固定することにより積層型半導体装置10を構成する。DSPチップ12とCCDチップ13との間には、スペーサ15により空気層16が形成される。空気層16は低熱伝導率の空気の存在により、DSPチップ12で発生した熱がCCDチップ13へ伝達するのを抑制する。【選択図】 図1
Claim (excerpt):
基板に実装してある第1半導体素子と、該第1半導体素子に積層してある第2半導体素子とを備える積層型半導体装置において、 前記第1半導体素子と第2半導体素子との間に空隙を形成するスペーサを備えることを特徴とする積層型半導体装置。
IPC (5):
H01L25/065 ,  H01L25/07 ,  H01L25/18 ,  H01L27/14 ,  H04N5/335
FI (3):
H01L25/08 Z ,  H04N5/335 U ,  H01L27/14 D
F-Term (13):
4M118AA08 ,  4M118AB01 ,  4M118BA10 ,  4M118GD03 ,  4M118GD07 ,  4M118HA02 ,  4M118HA21 ,  4M118HA22 ,  4M118HA24 ,  4M118HA30 ,  4M118HA33 ,  5C024EX26 ,  5C024GX07
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page