半導体記憶装置とその製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (1)：鈴江武彦
Gazette classification：公開公報
Application number (International application number)：1995254218
Publication number (International publication number)：1997097880
Application date： Sep. 29, 1995
Publication date： Apr. 08, 1997
Summary：

【要約】【課題】この発明は、コンタクトと配線との短絡を防止できるとともに、コンタクトを自己整合的に形成することができ、しかも、配線上に形成される膜の膜厚を確実に制御できるとともに、微細なコンタクトが形成でき、コンタクト開口の歩留まりが高く、コンタクトの埋め込みが容易な半導体記憶装置とその製造方法を提供する。【解決手段】第1絶縁膜1上に形成された配線Lは導電膜2と酸化シリコン膜3、窒化シリコン膜4によって構成されている。導電膜2の上に酸化シリコン膜3、窒化シリコン膜4があるため、酸化シリコン系の絶縁膜5をエッチングして配線Lの相互間にコンタクトホールCHを形成する際、導電膜2が露出することがない。

Claim (excerpt)：

半導体基板上に形成された第1の絶縁膜と、下部が導電膜、上部が第2の絶縁膜で構成され、前記第1の絶縁膜上に所定間隔離間して配置された第1、第2の配線と、前記第1、第2の配線の相互間、及び前記第1、第2の配線の相互間に位置する前記第1の絶縁膜に形成されたコンタクトホールと、前記コンタクトホール内部で少なくとも前記導電膜の側壁及び前記第1の絶縁膜の側壁に形成された第3の絶縁膜とを具備することを特徴とする半導体記憶装置。

IPC (5)：

H01L 27/108 , H01L 21/8242 , H01L 21/28 , H01L 21/316 , H01L 21/768

FI (6)：

H01L 27/10 621 Z , H01L 21/28 L , H01L 21/316 C , H01L 21/90 D , H01L 27/10 681 B , H01L 27/10 691

Patent cited by the Patent：

Cited by examiner (7)

記憶セルの埋込ビット線アレイを形成する方法
Gazette classification：公開公報 Application number：特願平5-129154 Applicant：ミクロン・テクノロジー・インコーポレーテッド
半導体装置とその製造方法
Gazette classification：公開公報 Application number：特願平4-191122 Applicant：株式会社東芝
半導体装置およびその製造方法
Gazette classification：公開公報 Application number：特願平4-211541 Applicant：三菱電機株式会社

Show all

Return to Previous Page