Pat
J-GLOBAL ID：200903055823291749

実装構造体及びその製造方法並びに電子機器

Inventor：
佐藤 英一

About 佐藤 英一


Applicant, Patent owner：
セイコーエプソン株式会社

About セイコーエプソン株式会社


Agent (1)： 上柳 雅誉 (外2名)
Gazette classification：公開公報
Application number (International application number)：2002050456
Publication number (International publication number)：2003249529
Application date： Feb. 26, 2002
Publication date： Sep. 05, 2003
Summary：
【要約】【課題】 信頼性の低下及び基板の反り等を引き起こさずに短時間で半導体チップの基板への実装又は基板と基板との実装を行うことができる実装構造体及びその製造方法を提供する。【解決手段】 裏面の少なくとも一部が0.1μmから5μmの粗面とされた基板31bを案内板3上に配置した後、基板31bの上面側であって粗面の上方に、異方性導電膜37及び半導体チップ35を順に配置し、基板31bの底面と案内板3との接触面積を少なくした状態で、ヘッド2を用いて異方性導電膜16を加熱・加圧して半導体チップ35を基板31b上に固着させる。
Claim (excerpt)：
底面の一部に粗面が形成された第1基板を載置面上に載置する第1工程と、前記粗面の上方の位置に半導体チップ又は第2基板を配置する第2工程と、前記半導体チップ又は第2基板を加熱及び加圧して前記第1基板と前記半導体チップ又は前記第2基板とを接続させる第3工程とを含むことを特徴とする実装構造体の製造方法。
IPC (5)：
H01L 21/60 311 ,  G02F 1/1345 ,  H05B 33/14 ,  H05K 3/32 ,  H05K 3/36
FI (5)：
H01L 21/60 311 S ,  G02F 1/1345 ,  H05B 33/14 A ,  H05K 3/32 B ,  H05K 3/36 A
F-Term (33)：
2H092GA49 ,  2H092GA50 ,  2H092GA51 ,  2H092GA55 ,  2H092GA60 ,  2H092MA32 ,  2H092MA37 ,  2H092NA25 ,  2H092NA27 ,  2H092NA29 ,  3K007AB14 ,  3K007AB18 ,  3K007BB07 ,  3K007DB03 ,  5E319AA03 ,  5E319AB05 ,  5E319AC01 ,  5E319BB16 ,  5E319CC12 ,  5E319CC61 ,  5E319CD26 ,  5E319GG09 ,  5E319GG15 ,  5E344AA02 ,  5E344AA22 ,  5E344BB02 ,  5E344CD04 ,  5E344DD06 ,  5E344EE03 ,  5E344EE21 ,  5E344EE23 ,  5F044KK01 ,  5F044LL09
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM