Pat
J-GLOBAL ID：200903055856468946

化合物半導体基板の製造方法および化合物半導体基板

Inventor：
中山 雅博

About 中山 雅博


Applicant, Patent owner：
住友電気工業株式会社

About 住友電気工業株式会社


Agent (7)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行 ,  荒川 伸夫
Gazette classification：公開公報
Application number (International application number)：2008019411
Publication number (International publication number)：2009182135
Application date： Jan. 30, 2008
Publication date： Aug. 13, 2009
Summary：
【課題】基板の反り量を低減できる化合物半導体基板の製造方法を提供する。【解決手段】この化合物半導体基板の製造方法は、主表面と、主表面の反対面である裏面とを有する化合物半導体基板を、両面同時ラッピング装置を用いて機械的に加工する、ラッピング工程(S30)を備える。また、ラッピングされた化合物半導体基板を研磨する、研磨工程(S50)を備える。ラッピング工程(S30)では、化合物半導体基板は、裏面のラッピング量が主表面のラッピング量よりも大きくなるように、両面同時ラッピング装置によって機械的に加工される。研磨工程(S50)では、化合物半導体基板の主表面が鏡面研磨される。【選択図】図1
Claim (excerpt)：
主表面と、前記主表面の反対面である裏面とを有する化合物半導体基板の製造方法において、 両面同時ラッピング装置を用いて、前記化合物半導体基板を機械的に加工するラッピング工程と、 ラッピングされた前記化合物半導体基板を研磨する研磨工程とを備え、 前記ラッピング工程では、前記化合物半導体基板の前記裏面のラッピング量が前記主表面のラッピング量よりも大きくなるように、前記両面同時ラッピング装置によって機械的に加工され、 前記研磨工程では、前記化合物半導体基板の前記主表面が鏡面研磨される、化合物半導体基板の製造方法。
IPC (2)：
H01L 21/304 ,  B24B 37/04
FI (3)：
H01L21/304 621A ,  H01L21/304 622W ,  B24B37/04 F
F-Term (5)：
3C058AA07 ,  3C058CA01 ,  3C058CB01 ,  3C058DA06 ,  3C058DA18
Patent cited by the Patent：
Cited by applicant (2) Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM