Pat
J-GLOBAL ID：200903056552178735

絶縁ゲート型半導体素子及びその製造方法

Inventor：
鳥居 克行

About 鳥居 克行

, 
高橋 良治

About 高橋 良治


Applicant, Patent owner：
サンケン電気株式会社

About サンケン電気株式会社


Agent (2)： 木村 満 ,  毛受 隆典
Gazette classification：公開公報
Application number (International application number)：2003166939
Publication number (International publication number)：2004228553
Application date： Jun. 11, 2003
Publication date： Aug. 12, 2004
Summary：
【課題】ラッチアップが生じ難く、負荷短絡耐量が大きな絶縁ゲート型半導体素子及びその製造方法を提供する。【解決手段】半導体基板10の表面には、バスライン20の第1及び第2の幹部23、24に櫛歯状に接続された、互いに並行してバスライン20の環状部22に向かって延伸する複数のゲート電極31が設けられている。半導体基板10の表面にはゲート電極31に沿って、p型ベース領域13が帯状に露出している。エミッタ領域14は、p型ベース領域13の内側を同一直線上に、島状に、間欠的に露出している。【選択図】 図1
Claim (excerpt)：
第1導電型の第1半導体領域と、 前記第1半導体領域の表面領域に帯状に形成された第2導電型の第2半導体領域と、 前記第2半導体領域の表面領域に形成された第1導電型の第3半導体領域と、 前記第1半導体領域と前記第3半導体領域とに挟まれた前記第2半導体領域に対向するように設けられた帯状のゲート電極と、 を備え、 前記第3半導体領域は、前記第2半導体領域に沿って間欠的に設けられている、ことを特徴とする絶縁ゲート型半導体素子。
IPC (2)：
H01L29/78 ,  H01L21/336
FI (5)：
H01L29/78 652B ,  H01L29/78 652K ,  H01L29/78 652S ,  H01L29/78 655G ,  H01L29/78 658A
Patent cited by the Patent：
Cited by examiner (7)
  • MOS技術パワーデバイス
    Gazette classification：公開公報   Application number：特願平8-288758   Applicant：エスジーエス-トムソンマイクロエレクトロニクスエッセエッレエーレ, コンソルツィオペルラリセルカスーラマイクロエレットロニカネルメッツォジオルノ
  • 自動調心陰極パターンを有する絶縁ゲートバイポーラトランジスタ及びその製造方法
    Gazette classification：公開公報   Application number：特願平6-068667   Applicant：アーベーベーマネージメントアクチェンゲゼルシャフト
  • 特開平1-265569
Show all

Return to Previous Page

TOP

BOTTOM