半導体装置

Inventor： ,
Applicant, Patent owner： ,
Agent (1)：吉田茂明 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000169881
Publication number (International publication number)：2001352061
Application date： Jun. 07, 2000
Publication date： Dec. 21, 2001
Summary：

【要約】【課題】逆バイアスの下での特性を高める。【解決手段】 Pベース層6が、互いに平行な複数の帯状部として配置される。Pベース層6の底部には、高不純物濃度の下方突起部であるP+ベース層が形成されない。Pベース層6はN層17よりも浅く形成され、さらに、Pベース層6をなす複数の帯状部は、その端部で互いに連結されている。また、Nソース層5が、梯子状であってその横桟部を通じてのみ、ソース電極16へ接続されている。

Claim (excerpt)：

半導体装置であって、上主面および下主面を有する半導体基板を備え、当該半導体基板は、第1導電型の第1半導体層と、前記上主面に露出するように前記第1半導体層の上に形成され、当該第1半導体層よりも不純物濃度の高い第1導電型の第2半導体層と、当該第2半導体層よりも浅く前記上主面に選択的に形成され、互いに平行な複数の帯状部として分割配置され、底部において不純物濃度が周囲よりも高い下方突起部を有しない第2導電型の第3半導体層と、前記上主面に選択的に形成され、互いに平行な複数の梯子状部として分割配置され、当該複数の梯子状部の各々は、前記複数の帯状部の少なくとも一部のいずれかの一つに個別に対応して、その内側に、それよりも浅く、かつそれに沿って延在するように、形成された第1導電型の第4半導体層と、前記上主面に選択的に形成され、前記複数の帯状部を互いに連結する第2導電型の第5半導体層と、を備え、前記半導体装置は、前記上主面の中で前記複数の梯子状部の隣り合う各組に挟まれた領域の上に形成された絶縁膜と、当該絶縁膜の上に形成され前記領域に対向するゲート電極と、前記複数の帯状部の各々と前記複数の梯子状部の各々とに接続され、かつ当該複数の梯子状部の各々には少なくともその横桟部を通じて接続された第1主電極と、前記下主面に接続された第2主電極と、をさらに備える半導体装置。

IPC (2)：

H01L 29/78 652 , H01L 29/78

FI (3)：

H01L 29/78 652 B , H01L 29/78 652 F , H01L 29/78 652 J

Patent cited by the Patent：

Cited by applicant (9)

電力用半導体装置
Gazette classification：公開公報 Application number：特願平8-049033 Applicant：株式会社東芝
絶縁ゲートバイポーラトランジスタを備えた半導体装置
Gazette classification：公開公報 Application number：特願平8-136801 Applicant：富士電機株式会社
縦型MOS電界効果トランジスタ
Gazette classification：公開公報 Application number：特願平7-210303 Applicant：松下電子工業株式会社

Show all

Cited by examiner (9)

電力用半導体装置
Gazette classification：公開公報 Application number：特願平8-049033 Applicant：株式会社東芝
絶縁ゲートバイポーラトランジスタを備えた半導体装置
Gazette classification：公開公報 Application number：特願平8-136801 Applicant：富士電機株式会社
縦型MOS電界効果トランジスタ
Gazette classification：公開公報 Application number：特願平7-210303 Applicant：松下電子工業株式会社

Show all

Return to Previous Page