Pat
J-GLOBAL ID:200903057083112600

半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 前田 弘 (外1名)
Gazette classification:公開公報
Application number (International application number):1999253064
Publication number (International publication number):2001077237
Application date: Sep. 07, 1999
Publication date: Mar. 23, 2001
Summary:
【要約】【課題】 信頼性に優れた半導体装置を低い製造コストで提供する。【解決手段】 素子電極11が配列された主面を有する半導体素子10と、素子電極11上に形成されたバリアメタル12と、半導体素子10の主面上に形成された第1弾性体層20の段差部25を覆うように形成された第2弾性体層21と、前記第2弾性体層21上に形成され、バリアメタル12に電気的に接続されている金属配線パターン33とを備える半導体装置である。バリアメタル12上に位置するパットから延長された配線層31は、外部電極として機能するランド32に電気的に接続されている。
Claim (excerpt):
素子電極が配列された主面を有する半導体素子と、前記半導体素子の前記素子電極上に形成されたバリアメタルと、前記半導体素子の前記主面上に形成され、前記バリアメタルを露出させる第1開口部を有し、絶縁性の弾性材料からなる第1弾性体層と、前記バリアメタルおよび前記第1弾性体層を覆うように前記半導体素子の前記主面上に形成され、前記バリアメタルの少なくとも一部を露出させる第2開口部を有し、絶縁性の弾性材料からなる第2弾性体層と、前記第2弾性体層上に形成され、前記第2開口部内において前記バリアメタルと電気的に接続されている配線層と、前記第2弾性体層上に形成され、前記配線層に電気的に接続されている外部電極とを備える半導体装置。
IPC (4):
H01L 23/12 ,  H01L 21/768 ,  H01L 21/60 ,  H01L 23/14
FI (4):
H01L 23/12 L ,  H01L 21/90 S ,  H01L 21/92 602 L ,  H01L 23/14 R
F-Term (24):
5F033HH07 ,  5F033JJ11 ,  5F033JJ18 ,  5F033KK07 ,  5F033KK08 ,  5F033KK11 ,  5F033KK13 ,  5F033KK14 ,  5F033MM01 ,  5F033MM05 ,  5F033MM13 ,  5F033NN12 ,  5F033PP06 ,  5F033PP15 ,  5F033PP19 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ01 ,  5F033QQ37 ,  5F033RR22 ,  5F033RR27 ,  5F033TT03 ,  5F033VV07 ,  5F033XX19
Patent cited by the Patent:
Cited by examiner (7)
Show all

Return to Previous Page