Pat
J-GLOBAL ID：200903059543848174
光半導体素子の実装構造および光半導体素子の実装方法
Inventor：
,
,
Applicant, Patent owner：
Agent (2)：
小林 茂
, 阪間 和之
Gazette classification：公開公報
Application number (International application number)：2008094950
Publication number (International publication number)：2009252779
Application date： Apr. 01, 2008
Publication date： Oct. 29, 2009
Summary：
【課題】光ファイバとの良好な結合効率が得られ、低廉な光モジュールを実現可能な光半導体素子の実装構造を提供する。【解決手段】マイクロレンズ12で上部を覆われた光素子2、電気機能素子3を搭載した半導体素子基板1の外周部に、第1〜第3の配線層4〜8を利用して、少なくとも光素子2、電気機能素子3を囲う多層のシーリング構造9を作製し、かつ、光ファイバ導入用のV字溝39を裏面に形成したキャップ基板31の外周部に、シーリング構造9と鏡像対称な形状のシーリング構造34を形成し、半導体素子基板1のシーリング構造9とキャップ基板31のシーリング構造34とを、表面活性化接合により直接接合するか、または、共晶温度が300°C以下の共晶合金金属32を用いて接合する。また、キャップ基板31の裏面に作製した裏面配線層36の上に、表面実装用のバンプ37を形成しても良い。【選択図】図1
Claim (excerpt)：
マイクロレンズによって上部が覆われた光素子と、電気機能素子と、を搭載し、該光素子および/または該電気機能素子の配線層を利用して、外周部に、少なくとも該光素子と該電気機能素子とを囲うシーリング構造が作製された半導体素子基板を有し、かつ、前記半導体素子基板のシーリング構造と鏡像対称な形状のシーリング構造が表面の外周部に作製され、光ファイバ導入用のV字溝が裏面に形成されたキャップ基板を有する光半導体素子の実装構造において、前記半導体素子基板のシーリング構造と前記キャップ基板のシーリング構造とを、共晶合金接合または表面活性化接合を用いて接合することを特徴とする光半導体素子の実装構造。
IPC (1)：
FI (1)：
F-Term (13)：
5F173MA01
, 5F173MA02
, 5F173MD03
, 5F173MD33
, 5F173MD44
, 5F173MD58
, 5F173ME11
, 5F173ME23
, 5F173ME47
, 5F173ME62
, 5F173ME63
, 5F173ME87
, 5F173MF23
Cited by applicant (2)
-
特許第2871320号公報
-
半導体発光装置
Gazette classification：公開公報
Application number：特願平5-206036
Applicant：三菱電機株式会社
Cited by examiner (3)
Return to Previous Page
