Pat
J-GLOBAL ID:200903064384635672

半導体装置

Inventor:
Applicant, Patent owner:
Agent (1): 稲岡 耕作 (外2名)
Gazette classification:公開公報
Application number (International application number):1999051209
Publication number (International publication number):2000252412
Application date: Feb. 26, 1999
Publication date: Sep. 14, 2000
Summary:
【要約】【課題】半導体素子をチップオンチップ構造にする場合、半導体素子を任意の形態で積層できるようにし、もつて多層構造の実現が可能な半導体装置を実現する。【解決手段】半導体素子基板1の表面から裏面への貫通孔7を設け、当該貫通孔7に、金属6を貫通させて、半導体素子11の上下面をつなぐ電極接続をする。
Claim (excerpt):
複数の半導体素子を重ねた構造を有する半導体装置であって、半導体素子の表面から裏面への貫通孔を設け、当該貫通孔に金属を貫通させて、半導体素子の上下面をつなぐ電極接続を可能にしていることを特徴とする半導体装置。
IPC (5):
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/3205 ,  H01L 27/00 301
FI (3):
H01L 25/08 B ,  H01L 27/00 301 B ,  H01L 21/88 J
F-Term (22):
5F033GG00 ,  5F033GG02 ,  5F033HH07 ,  5F033HH13 ,  5F033HH14 ,  5F033HH23 ,  5F033JJ01 ,  5F033JJ07 ,  5F033JJ13 ,  5F033JJ23 ,  5F033KK08 ,  5F033MM30 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ37 ,  5F033QQ73 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR14 ,  5F033VV07 ,  5F033XX00
Patent cited by the Patent:
Cited by examiner (8)
Show all

Return to Previous Page