Pat
J-GLOBAL ID：200903064544287838

トレンチアイソレーションの形成方法

Inventor：
志保 浩司

About 志保 浩司

, 
加藤 仁史

About 加藤 仁史


Applicant, Patent owner：
ジェイエスアール株式会社

About ジェイエスアール株式会社


Agent (1)： 大島 正孝
Gazette classification：公開公報
Application number (International application number)：2001308294
Publication number (International publication number)：2003115532
Application date： Oct. 04, 2001
Publication date： Apr. 18, 2003
Summary：
【要約】【課題】 簡単な操作と装置により、高い歩留りと大きい形成速度でトレンチアイソレーションを形成する方法を操作する。【解決手段】 基板に形成する複数の半導体素子を電気的に分離するためのトレンチアイソレーションの形成方法。特定のシリコン化合物を含有するシリコン組成物で基板上のトレンチ内が充填されるように基板上に塗膜を形成し、次いで熱および/または光処理せしめてトレンチ内に埋設するトレンチ埋込み部をシリコン酸化膜で形成する方法。
Claim (excerpt)：
基板に形成する複数の半導体素子を電気的に分離するためのトレンチアイソレーションの形成方法であって、(A)式SinRm(ここで、nは3以上の整数を表し、mはn〜(2n+2)の整数を表しそしてm個のRは、互いに独立に、水素原子、アルキル基、フェニル基またはハロゲンである。但しm個のRのすべてが水素原子であり且つm=2nであるとき、nは7以上の整数であるものとする。)で表されるポリシラン化合物、ならびに(B)シクロペンタシラン、シクロヘキサシラン、およびシリルシクロペンタシランよりなる群から選ばれる少なくとも1種のシリコン化合物、を含有するシリコン組成物で基板上のトレンチ内が充填されるように基板上に塗膜を形成し、次いで熱および/または光処理せしめてトレンチ内に埋設するトレンチ埋込み部をシリコン酸化膜で形成することを特徴とするトレンチアイソレーションの形成方法。
IPC (2)：
H01L 21/76 ,  H01L 21/316
FI (2)：
H01L 21/316 G ,  H01L 21/76 L
F-Term (14)：
5F032AA35 ,  5F032AA44 ,  5F032AA69 ,  5F032DA01 ,  5F032DA10 ,  5F032DA41 ,  5F032DA74 ,  5F058AC03 ,  5F058AC10 ,  5F058BA02 ,  5F058BC05 ,  5F058BF46 ,  5F058BF53 ,  5F058BJ04
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM