Pat
J-GLOBAL ID:200903066497076397

半導体記憶装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 鈴江 武彦 (外6名)
Gazette classification:公開公報
Application number (International application number):2001122883
Publication number (International publication number):2002319664
Application date: Apr. 20, 2001
Publication date: Oct. 31, 2002
Summary:
【要約】【課題】 セル端部に発生しやすい磁区による読み出し動作のマージンの劣化を抑え、かつセルの微細化を実現する。【解決手段】 TMR素子24の一部を構成する磁気記録層20は、ビット線23の方向にセル毎に分断されることなく形成する。これにより、磁気記録層20はビット線23に沿って少なくとも2以上のセルにまたがって延在している。
Claim (excerpt):
第1の磁性層と、第2の磁性層と、これら第1及び第2の磁性層の間に挟まれた非磁性層とで構成されるトンネル磁気抵抗効果素子を記憶素子として用いた半導体記憶装置であって、前記第1の磁性層に接続された第1の配線と、前記第1の配線と直交し、前記トンネル磁気抵抗効果素子を挟んで前記第1の配線の反対側で、かつ前記トンネル磁気抵抗効果素子と前記第1の配線との接続点の延長線上に、前記トンネル磁気抵抗効果素子と離間して配置された第2の配線とを具備し、前記第1の磁性層が、前記第1の配線に沿って前記トンネル磁気抵抗効果素子より外側へ延在していることを特徴とする半導体記憶装置。
IPC (5):
H01L 27/105 ,  G11C 11/14 ,  G11C 11/15 ,  H01L 43/08 ,  H01L 43/12
FI (5):
G11C 11/14 A ,  G11C 11/15 ,  H01L 43/08 Z ,  H01L 43/12 ,  H01L 27/10 447
F-Term (6):
5F083FZ10 ,  5F083GA09 ,  5F083GA11 ,  5F083LA12 ,  5F083LA16 ,  5F083NA08
Patent cited by the Patent:
Cited by applicant (5)
Show all
Cited by examiner (4)
Show all

Return to Previous Page