Pat
J-GLOBAL ID:200903068226870520
半導体装置及びその製造方法
Inventor:
,
Applicant, Patent owner:
Agent (11):
前田 弘
, 小山 廣毅
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 藤田 篤史
, 二宮 克也
, 原田 智雄
, 後藤 高志
, 井関 勝守
Gazette classification:公開公報
Application number (International application number):2003087029
Publication number (International publication number):2004296774
Application date: Mar. 27, 2003
Publication date: Oct. 21, 2004
Summary:
【課題】N型拡散層上におけるコンタクト抵抗の小さいシリサイド膜を備えた半導体装置とその製造方法とを提供する【解決手段】高濃度ソース・ドレイン領域101b,102bが形成されたシリコン基板100上に、シリサイド膜116n,116p,第1の層間絶縁膜145,第1プラグ150n,150pを形成した後、Ti/TiN/W積層膜151を形成する。Ti/TiN/W積層膜151をパターニングして、N型拡散層上第1プラグ150nの上に応力緩和用金属パッド152を形成する。その後、基板上に第2の層間絶縁膜147を堆積し、第2の層間絶縁膜147を貫通して応力緩和用金属パッド152,P型拡散層上第1プラグ160pに到達するN型拡散層上第2プラグ170n,P型拡散層上第2プラグ170pを形成する。【選択図】 図1
Claim (excerpt):
半導体層と、
上記半導体層に設けられたN型拡散層及びP型拡散層と、
上記N型拡散層の上に設けられたN型拡散層上シリサイド膜,及び上記P型拡散層の上に設けられたP型拡散層上シリサイド膜と、
上記N型拡散層上シリサイド膜及びP型拡散層上シリサイド膜の上方に形成された第1の層間絶縁膜と、
上記第1の層間絶縁膜を貫通して上記N型拡散層上シリサイド膜に接続されるN型拡散層上第1プラグと、
上記第1の層間絶縁膜を貫通して上記P型拡散層上シリサイド膜に接続されるP型拡散層上第1プラグと、
上記N型拡散層上第1プラグから上記第1の層間絶縁膜の一部に亘る領域上に形成された金属膜からなる応力緩和用パッドと、
上記第1の層間絶縁膜,上記応力緩和用パッド及び上記P型拡散層上第1プラグの上方に形成された第2の層間絶縁膜と、
上記第2の層間絶縁膜を貫通して上記応力緩和用パッドに到達するN型拡散層上第2プラグと
を備えている,半導体装置。
IPC (5):
H01L21/768
, H01L21/28
, H01L21/8238
, H01L27/092
, H01L27/10
FI (5):
H01L21/90 B
, H01L21/28 301S
, H01L27/10 461
, H01L21/90 C
, H01L27/08 321F
F-Term (82):
4M104AA01
, 4M104AA09
, 4M104BB01
, 4M104BB20
, 4M104BB21
, 4M104BB25
, 4M104BB36
, 4M104DD02
, 4M104DD08
, 4M104DD16
, 4M104DD17
, 4M104DD23
, 4M104DD55
, 4M104DD80
, 4M104DD81
, 4M104DD84
, 4M104FF14
, 4M104FF18
, 4M104FF22
, 4M104GG14
, 4M104HH15
, 5F033HH04
, 5F033HH18
, 5F033HH19
, 5F033HH25
, 5F033HH27
, 5F033HH33
, 5F033JJ18
, 5F033JJ19
, 5F033JJ33
, 5F033KK01
, 5F033KK25
, 5F033KK27
, 5F033MM08
, 5F033NN06
, 5F033NN07
, 5F033NN37
, 5F033NN38
, 5F033PP06
, 5F033PP15
, 5F033PP16
, 5F033QQ08
, 5F033QQ09
, 5F033QQ11
, 5F033QQ14
, 5F033QQ31
, 5F033QQ37
, 5F033QQ48
, 5F033QQ59
, 5F033QQ64
, 5F033QQ70
, 5F033QQ73
, 5F033QQ94
, 5F033RR04
, 5F033RR06
, 5F033SS13
, 5F033SS15
, 5F033XX09
, 5F033XX19
, 5F048AB01
, 5F048AC03
, 5F048BA01
, 5F048BA16
, 5F048BB06
, 5F048BB08
, 5F048BB12
, 5F048BC06
, 5F048BF06
, 5F048BF11
, 5F048BF16
, 5F048BG01
, 5F048BG13
, 5F048DA27
, 5F083AD00
, 5F083JA35
, 5F083JA39
, 5F083JA40
, 5F083MA06
, 5F083MA19
, 5F083NA08
, 5F083PR40
, 5F083ZA12
Patent cited by the Patent:
Cited by applicant (4)
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願2001-062499
Applicant:ソニー株式会社
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平9-220369
Applicant:ソニー株式会社
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平7-001865
Applicant:川崎製鉄株式会社
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平9-259648
Applicant:富士通株式会社
Show all
Cited by examiner (3)
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願2001-062499
Applicant:ソニー株式会社
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平9-220369
Applicant:ソニー株式会社
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平7-001865
Applicant:川崎製鉄株式会社
Return to Previous Page