Pat
J-GLOBAL ID:200903069671522775

半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 芝野 正雅
Gazette classification:公開公報
Application number (International application number):1998369700
Publication number (International publication number):2000195862
Application date: Dec. 25, 1998
Publication date: Jul. 14, 2000
Summary:
【要約】【課題】チップサイズパッケージの信頼性を向上させる。【解決手段】 Cuより成る配線層7、メタルポスト8を被覆する絶縁樹脂層Rを第1の溝にも形成する。そして第1の溝TCの形成により発生する強度劣化を絶縁樹脂層Rにより改善する。またダイシングブレードDCを幅狭で形成すれば、絶縁樹脂層でダイシング時に露出する界面を被覆保護できる。
Claim (excerpt):
金属材料から成る金属電極パッドに電気的に接続されたメタルポストと、前記チップの周囲に設けられ、前記チップを構成する半導体基板にまで到達した第1の溝と、前記第1の溝を埋める第1の絶縁樹脂層と、前記メタルポストを含むチップ表面を被覆する熱硬化型の第2の絶縁樹脂層と、前記第2の絶縁樹脂層表面から露呈する前記メタルポストに固着された半田バンプと、前記第1の溝の前記第1の絶縁樹脂層に形成された第2の溝で個々のチップに分離されるダイシングラインとを具備する事を特徴とする半導体装置。
IPC (2):
H01L 21/3205 ,  H01L 21/60
FI (3):
H01L 21/88 T ,  H01L 21/92 602 J ,  H01L 21/92 604 R
F-Term (14):
5F033HH11 ,  5F033JJ11 ,  5F033KK08 ,  5F033KK33 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ03 ,  5F033RR06 ,  5F033RR22 ,  5F033RR27 ,  5F033SS21 ,  5F033TT04 ,  5F033VV07 ,  5F033XX03
Patent cited by the Patent:
Cited by applicant (5)
Show all
Cited by examiner (5)
Show all

Return to Previous Page