Pat
J-GLOBAL ID:200903071652449069
半導体装置およびその製法
Inventor:
,
,
Applicant, Patent owner:
Agent (1):
河村 洌
Gazette classification:公開公報
Application number (International application number):2001180316
Publication number (International publication number):2002373988
Application date: Jun. 14, 2001
Publication date: Dec. 26, 2002
Summary:
【要約】【課題】 トレンチ構造のトランジスタセルがマトリクス状に多数個形成され、そのゲート電極に金属膜からなるゲート配線がコンタクトされる半導体装置でも、ゲート耐圧を充分に高くすることができる構造の半導体装置を提供する。【解決手段】 半導体層1に凹溝11が形成され、その凹溝11内にゲート酸化膜4が形成され、その凹溝11内にポリシリコンなどからなるゲート電極5が設けられるトレンチ構造のトランジスタセルがマトリクス状に配列されたセル領域10を有している。そして、金属膜からなるゲート配線9とコンタクトするため、ゲート電極5と連続してゲートパッド部5aが設けられるが、そのゲートパッド部5aが凹溝11と同時に設けられる凹部12内に形成されている。
Claim (excerpt):
半導体層に形成される凹溝内にゲート酸化膜を介してゲート電極が設けられるトレンチ構造のトランジスタセルがマトリクス状に配列されたセル領域を有する半導体装置であって、金属膜からなるゲート配線とコンタクトするため、前記ゲート電極と連続して形成されるゲートパッド部が、前記凹溝と同時に設けられる凹部内に形成されてなる半導体装置。
IPC (6):
H01L 29/78 652
, H01L 29/78
, H01L 29/78 653
, H01L 29/78 657
, H01L 21/336
, H01L 29/41
FI (7):
H01L 29/78 652 K
, H01L 29/78 652 M
, H01L 29/78 652 N
, H01L 29/78 653 A
, H01L 29/78 657 B
, H01L 29/78 658 F
, H01L 29/44 C
F-Term (10):
4M104AA01
, 4M104AA03
, 4M104BB01
, 4M104BB02
, 4M104CC01
, 4M104DD78
, 4M104FF01
, 4M104FF28
, 4M104GG09
, 4M104GG18
Patent cited by the Patent:
Cited by examiner (10)
-
絶縁電極およびその製造方法
Gazette classification:公開公報
Application number:特願平5-184730
Applicant:日産自動車株式会社
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平11-081667
Applicant:株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
-
半導体装置
Gazette classification:公開公報
Application number:特願平9-017969
Applicant:株式会社日立製作所, 日立東部セミコンダクタ株式会社, 株式会社日立超エル・エス・アイ・システムズ
-
特開昭58-138076
-
特開平1-235277
-
特開昭64-004074
-
特開平1-202867
-
縦型MOSFETを備えた半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願2001-174740
Applicant:日本電気株式会社
-
トレンチ型MOS半導体装置
Gazette classification:公開公報
Application number:特願平11-352780
Applicant:富士電機株式会社
-
半導体装置
Gazette classification:公開公報
Application number:特願平11-103274
Applicant:ローム株式会社
Show all
Return to Previous Page