Pat
J-GLOBAL ID:200903071976270940

半導体装置

Inventor:
Applicant, Patent owner:
Agent (3): 小川 勝男 ,  田中 恭助 ,  佐々木 孝
Gazette classification:公開公報
Application number (International application number):2002297026
Publication number (International publication number):2004134547
Application date: Oct. 10, 2002
Publication date: Apr. 30, 2004
Summary:
【課題】比較的低いエネルギーでのイオン注入により、低オン抵抗化とブロッキング効果を向上し、良好な電気特性を実現できる半導体装置を得る。【解決手段】ドリフト領域11のソース側の面にトレンチ溝32を形成し、溝32の底部にp型ゲート領域13とゲート電極23を設け、絶縁膜33を介して単位素子全面にソース電極22を形成する。また、チャネル14の最狭部をp型ゲート領域13の接合の1/2よりも深くする。これにより、低いエネルギーでもドレイン側のチャネル14の幅を狭くでき、ゲートのブロッキング効果を高めることができる。【選択図】 図1
Claim (excerpt):
バンドギャップが2.0[eV]以上の半導体であり、低不純物濃度の第一導電型の基体と、この基体の第一面に形成されかつ同一導電型を有し基体より低抵抗の第一領域と、この第一領域の他面に形成された第一電極と、前記基体の第二面に形成され基体と同じ導電型の第二領域と、この第二領域に形成された第二電極とから構成された半導体装置において、前記第二面に形成された溝と、この溝の底部から前記基体に向けて形成され、かつ基体と異なる導電型の制御領域と、この制御領域に形成された制御電極と、この制御電極の上部に絶縁膜を介して形成された前記第二電極を備えたことを特徴とする半導体装置。
IPC (3):
H01L29/80 ,  H01L21/337 ,  H01L29/808
FI (2):
H01L29/80 V ,  H01L29/80 C
F-Term (10):
5F102FA01 ,  5F102FB01 ,  5F102GB04 ,  5F102GC09 ,  5F102GD01 ,  5F102GD04 ,  5F102GD10 ,  5F102GJ02 ,  5F102HC07 ,  5F102HC18
Patent cited by the Patent:
Cited by examiner (8)
Show all

Return to Previous Page