Pat
J-GLOBAL ID：200903075478272745

固体撮像装置

Inventor：
石渡 宏明

About 石渡 宏明

, 
飯田 義典

About 飯田 義典


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1999185848
Publication number (International publication number)：2001015727
Application date： Jun. 30, 1999
Publication date： Jan. 19, 2001
Summary：
【要約】【課題】本発明は、フォトダイオードと読み出しゲートとを有するCMOSイメージセンサにおいて、表面再結合を抑制するためのサーフェスシールド層を読み出しゲートに隣接させて設けた場合の、読み出し電圧の高電圧化を回避できるようにすることを最も主要な特徴とする。【解決手段】たとえば、フォトダイオード層17の一端を、読み出しゲート14の下部にまで延在させて形成する。また、パンチスルーストッパ領域20を、読み出しゲート14に対して自己整合的に形成する。これにより、フォトダイオード層17が信号検出部19と重なるのを防止して、フォトダイオード層17の仕上がりのバラツキによるリークを回避する構成となっている。
Claim (excerpt)：
第1導電型の半導体層と、この半導体層内に設けられ、光電変換して得た電荷を蓄積するための第2導電型の電荷蓄積領域と、この電荷蓄積領域の一部の上方に対応する、前記半導体層上に絶縁膜を介して設けられた、前記電荷蓄積領域内の電荷を読み出すための読み出しゲート電極と、この読み出しゲート電極の一端側の、前記半導体層の表面部に設けられ、前記読み出しゲート電極によって前記電荷蓄積領域内より読み出された電荷が転送される第2導電型のドレイン領域と、前記読み出しゲート電極の一端側の、前記ドレイン領域の直下に設けられた第2導電型のパンチスルーストッパ領域と、前記読み出しゲート電極の他端側の、前記半導体層の表面部に設けられた第1導電型のシールド層とを具備したことを特徴とする固体撮像装置。
IPC (3)：
H01L 27/146 ,  H01L 31/10 ,  H04N 5/335
FI (4)：
H01L 27/14 A ,  H04N 5/335 U ,  H04N 5/335 E ,  H01L 31/10 A
F-Term (22)：
4M118AA03 ,  4M118AB01 ,  4M118BA14 ,  4M118CA04 ,  4M118EA03 ,  4M118EA07 ,  4M118FA06 ,  4M118FA28 ,  4M118FA33 ,  4M118FA50 ,  5C024CA31 ,  5C024FA01 ,  5C024GA01 ,  5C024GA31 ,  5F049MA02 ,  5F049MB02 ,  5F049NA05 ,  5F049NA20 ,  5F049NB05 ,  5F049PA10 ,  5F049QA05 ,  5F049QA14
Patent cited by the Patent：
Cited by examiner (9)
Show all

Return to Previous Page

TOP

BOTTOM