Pat
J-GLOBAL ID:200903075727372380

強誘電体メモリおよびそのパッケージング方法

Inventor:
Applicant, Patent owner:
Agent (1): 鈴江 武彦 (外6名)
Gazette classification:公開公報
Application number (International application number):1998245025
Publication number (International publication number):1999243179
Application date: Aug. 31, 1998
Publication date: Sep. 07, 1999
Summary:
【要約】【課題】 低抵抗の下部電極と結晶配向性の高い強誘電体層を有し、信頼性の高い強誘電体メモリを提供する。【解決手段】 下部電極(21)、強誘電体層(22)および上部電極(23)を積層したキャパシタ(20)を有する強誘電体メモリであって、下部電極(21)がIrO2 またはRuO2 からなる酸化物層(211)とIrまたはRuからなる金属層(212)との積層構造を有し、これらの2層がヘテロエピタキシャルの関係にある。
Claim (excerpt):
下部電極、強誘電体層および上部電極を積層したキャパシタを有する強誘電体メモリにおいて、前記下部電極が少なくともIrまたはRuからなる金属層を有し、かつ前記強誘電体層が互いにヘテロエピタキシャルの関係にある前記金属層と酸化物層との積層構造上に形成されていることを特徴とする強誘電体メモリ。
IPC (6):
H01L 27/10 451 ,  B29C 45/14 ,  H01L 21/56 ,  H01L 27/108 ,  H01L 21/8242 ,  B29L 31:34
FI (4):
H01L 27/10 451 ,  B29C 45/14 ,  H01L 21/56 T ,  H01L 27/10 651
Patent cited by the Patent:
Cited by examiner (6)
Show all

Return to Previous Page