半導体装置のパターン形成方法

Inventor： , , ,
Applicant, Patent owner：
Agent (1)：八田幹雄 (外4名)
Gazette classification：公開公報
Application number (International application number)：2001287009
Publication number (International publication number)：2002175981
Application date： Sep. 20, 2001
Publication date： Jun. 21, 2002
Summary：

【要約】【課題】半導体装置のパターン形成方法を提供する。【解決手段】半導体基板上に被エッチング層及びハードマスク層を順次に形成する。ハードマスク層上に第1フォトレジストパターンを形成する。第1フォトレジストパターンを用いて、ハードマスク層をエッチングして第1ハードマスク層パターンを形成する。第1フォトレジストパターンを除去した後、結果物上に第2フォトレジストパターンを形成する。第2フォトレジストパターンを用いて、第1ハードマスク層パターンをエッチングして、第2ハードマスク層パターンを形成する。第2フォトレジストパターンを除去した後、第2ハードマスク層パターンを用いて、被エッチング層をエッチングする。二度のリソグラフィー工程によりラインエッジにラウンディングが発生しないパターン102aを具現することができる。

Claim (excerpt)：

半導体基板上に所定パターンを形成する被エッチング層を形成する段階と、前記被エッチング層上にハードマスク層を形成する段階と、前記ハードマスク層をパターニングして前記所定パターンの第1方向の第1外郭を限定する第1ハードマスク層パターンを形成する段階と、前記第1ハードマスク層パターンをパターニングして、前記所定パターンの第1方向及び第2方向へ前記第1外郭及び第2外郭を限定し、前記所定パターンと同一な第2ハードマスク層パターンを形成する段階と、前記第2ハードマスク層パターンを用いて前記被エッチング層をエッチングして、前記所定パターンを形成する段階と、を具備することを特徴とする半導体装置のパターン形成方法。

IPC (5)：

H01L 21/027 , G03F 7/20 521 , G03F 7/26 501 , H01L 21/3065 , H01L 21/3213

FI (7)：

G03F 7/20 521 , G03F 7/26 501 , H01L 21/30 502 C , H01L 21/30 502 P , H01L 21/30 573 , H01L 21/302 J , H01L 21/88 C

F-Term (27)：

2H096AA25 , 2H096HA07 , 2H096HA14 , 2H096JA04 , 5F004AA04 , 5F004DB00 , 5F004DB02 , 5F004EA03 , 5F004EA06 , 5F004EA07 , 5F033HH04 , 5F033HH25 , 5F033QQ08 , 5F033QQ09 , 5F033QQ10 , 5F033QQ28 , 5F033RR04 , 5F033RR06 , 5F033RR08 , 5F033VV06 , 5F033VV16 , 5F033XX00 , 5F033XX03 , 5F046AA13 , 5F046AA25 , 5F046NA07 , 5F046NA19

Patent cited by the Patent：

Cited by examiner (6)

格子パターンの露光方法
Gazette classification：公開公報 Application number：特願平10-317698 Applicant：日本電気株式会社
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平8-017437 Applicant：株式会社東芝
特開昭63-232318

Show all

Return to Previous Page